Changeset 8036


Ignore:
Timestamp:
2007-07-18T15:42:24+02:00 (11 years ago)
Author:
florian
Message:

Add an ar7 tnetd7200 fix by DerAgo, thanks !

Location:
trunk/target/linux/ar7-2.6/files/arch/mips/ar7
Files:
2 edited

Legend:

Unmodified
Added
Removed
  • trunk/target/linux/ar7-2.6/files/arch/mips/ar7/clock.c

    r7487 r8036  
    4141#define BOOT_PLL_2TO1_MODE 0x00008000 
    4242 
     43#define TNETD7200_CLOCK_ID_CPU 0 
     44#define TNETD7200_CLOCK_ID_DSP 1 
     45#define TNETD7200_CLOCK_ID_USB 2 
     46 
     47#define TNETD7200_DEF_CPU_CLK 211000000 
     48#define TNETD7200_DEF_DSP_CLK 125000000 
     49#define TNETD7200_DEF_USB_CLK 48000000 
     50 
    4351struct tnetd7300_clock { 
    4452        volatile u32 ctrl; 
     
    7179        volatile u32 prediv; 
    7280        volatile u32 postdiv; 
    73         u32 unused2[7]; 
     81        volatile u32 postdiv2; 
     82        u32 unused2[6]; 
    7483        volatile u32 cmd; 
    7584        volatile u32 status; 
    7685        volatile u32 cmden; 
    7786        u32 padding[15]; 
    78 }; 
     87} __attribute__ ((packed)); 
    7988 
    8089struct tnetd7200_clocks { 
     
    8291        struct tnetd7200_clock dsp; 
    8392        struct tnetd7200_clock usb; 
    84 }; 
     93} __attribute__ ((packed)); 
    8594 
    8695int ar7_afe_clock = 35328000; 
     
    290299} 
    291300 
     301 
    292302static void tnetd7200_set_clock(int base, struct tnetd7200_clock *clock, 
    293                                 u32 *bootcr, u32 frequency)  
    294 { 
    295         u32 status; 
    296         int prediv, postdiv, mul; 
    297  
    298         calculate(base, frequency, &prediv, &postdiv, &mul); 
    299  
    300         clock->ctrl = 0; 
    301         clock->prediv = DIVISOR_ENABLE_MASK | prediv; 
    302         clock->mul = mul; 
    303         mdelay(1); 
    304         do { 
    305                 status = clock->status; 
    306         } while (status & PLL_STATUS); 
    307         clock->postdiv = DIVISOR_ENABLE_MASK | postdiv; 
    308         clock->cmden = 1; 
    309         clock->cmd = 1; 
    310         do { 
    311                 status = clock->status; 
    312         } while (status & PLL_STATUS); 
    313         clock->ctrl = 1; 
    314 } 
     303                                int prediv, int postdiv, int postdiv2, int mul, u32 frequency)  
     304{ 
     305    printk("Clocks: base = %d, frequency = %u, prediv = %d, postdiv = %d, postdiv2 = %d, mul = %d\n", 
     306        base, frequency, prediv, postdiv, postdiv2, mul); 
     307 
     308    clock->ctrl = 0; 
     309        clock->prediv = DIVISOR_ENABLE_MASK | ((prediv - 1) & 0x1F); 
     310    clock->mul = ((mul - 1) & 0xF); 
     311 
     312    for(mul = 0; mul < 2000; mul++) /* nop */; 
     313 
     314    while(clock->status & 0x1) /* nop */; 
     315 
     316    clock->postdiv = DIVISOR_ENABLE_MASK | ((postdiv - 1) & 0x1F); 
     317 
     318    clock->cmden |= 1; 
     319    clock->cmd |= 1; 
     320 
     321    while(clock->status & 0x1) /* nop */; 
     322 
     323    clock->postdiv2 = DIVISOR_ENABLE_MASK | ((postdiv2 - 1) & 0x1F); 
     324 
     325    clock->cmden |= 1; 
     326    clock->cmd |= 1; 
     327 
     328    while(clock->status & 0x1) /* nop */; 
     329 
     330    clock->ctrl |= 1; 
     331} 
     332 
     333static int tnetd7200_get_clock_base(int clock_id, u32 *bootcr) 
     334{ 
     335    if (*bootcr & BOOT_PLL_ASYNC_MODE) { 
     336        // Async 
     337        switch (clock_id) { 
     338        case TNETD7200_CLOCK_ID_DSP: 
     339            return ar7_ref_clock; 
     340        default: 
     341            return ar7_afe_clock; 
     342        } 
     343    } else { 
     344        // Sync 
     345                if (*bootcr & BOOT_PLL_2TO1_MODE) { 
     346            // 2:1 
     347            switch (clock_id) { 
     348            case TNETD7200_CLOCK_ID_DSP: 
     349                return ar7_ref_clock; 
     350            default: 
     351                return ar7_afe_clock; 
     352            } 
     353        } else { 
     354            // 1:1 
     355            return ar7_ref_clock; 
     356        } 
     357    } 
     358} 
     359 
    315360 
    316361static void __init tnetd7200_init_clocks(void) 
     
    318363        u32 *bootcr = (u32 *)ioremap_nocache(AR7_REGS_DCL, 4); 
    319364        struct tnetd7200_clocks *clocks = (struct tnetd7200_clocks *)ioremap_nocache(AR7_REGS_POWER + 0x80, sizeof(struct tnetd7200_clocks));  
    320  
    321         ar7_cpu_clock = tnetd7200_get_clock(ar7_afe_clock, 
    322                                             &clocks->cpu, 
    323                                             bootcr, ar7_afe_clock); 
     365    int cpu_base, cpu_mul, cpu_prediv, cpu_postdiv; 
     366    int dsp_base, dsp_mul, dsp_prediv, dsp_postdiv; 
     367    int usb_base, usb_mul, usb_prediv, usb_postdiv; 
     368 
     369    /* 
     370        Log from Fritz!Box 7170 Annex B: 
     371 
     372        CPU revision is: 00018448 
     373        Clocks: Async mode 
     374        Clocks: Setting DSP clock 
     375        Clocks: prediv: 1, postdiv: 1, mul: 5 
     376        Clocks: base = 25000000, frequency = 125000000, prediv = 1, postdiv = 2, postdiv2 = 1, mul = 10 
     377        Clocks: Setting CPU clock 
     378        Adjusted requested frequency 211000000 to 211968000 
     379        Clocks: prediv: 1, postdiv: 1, mul: 6 
     380        Clocks: base = 35328000, frequency = 211968000, prediv = 1, postdiv = 1, postdiv2 = -1, mul = 6 
     381        Clocks: Setting USB clock 
     382        Adjusted requested frequency 48000000 to 48076920 
     383        Clocks: prediv: 13, postdiv: 1, mul: 5 
     384        Clocks: base = 125000000, frequency = 48000000, prediv = 13, postdiv = 1, postdiv2 = -1, mul = 5 
     385 
     386        DSL didn't work if you didn't set the postdiv 2:1 postdiv2 combination, driver hung on startup. 
     387        Haven't tested this on a synchronous board, neither do i know what to do with ar7_dsp_clock 
     388    */ 
     389 
     390    cpu_base = tnetd7200_get_clock_base(TNETD7200_CLOCK_ID_CPU, bootcr); 
     391    dsp_base = tnetd7200_get_clock_base(TNETD7200_CLOCK_ID_DSP, bootcr); 
    324392 
    325393        if (*bootcr & BOOT_PLL_ASYNC_MODE) { 
    326                 ar7_bus_clock = 125000000; 
     394        printk("Clocks: Async mode\n"); 
     395 
     396        printk("Clocks: Setting DSP clock\n"); 
     397        calculate(dsp_base, TNETD7200_DEF_DSP_CLK, &dsp_prediv, &dsp_postdiv, &dsp_mul); 
     398        ar7_bus_clock = ((dsp_base / dsp_prediv) * dsp_mul) / dsp_postdiv; 
     399        tnetd7200_set_clock(dsp_base, &clocks->dsp,  
     400            dsp_prediv, dsp_postdiv * 2, dsp_postdiv, dsp_mul * 2,  
     401            ar7_bus_clock); 
     402 
     403        printk("Clocks: Setting CPU clock\n"); 
     404        calculate(cpu_base, TNETD7200_DEF_CPU_CLK, &cpu_prediv, &cpu_postdiv, &cpu_mul); 
     405        ar7_cpu_clock = ((cpu_base / cpu_prediv) * cpu_mul) / cpu_postdiv; 
     406        tnetd7200_set_clock(cpu_base, &clocks->cpu,  
     407            cpu_prediv, cpu_postdiv, -1, cpu_mul,  
     408            ar7_cpu_clock); 
     409 
    327410        } else { 
    328411                if (*bootcr & BOOT_PLL_2TO1_MODE) { 
    329                         ar7_bus_clock = ar7_cpu_clock / 2; 
     412            printk("Clocks: Sync 2:1 mode\n"); 
     413 
     414            printk("Clocks: Setting CPU clock\n"); 
     415            calculate(cpu_base, TNETD7200_DEF_CPU_CLK, &cpu_prediv, &cpu_postdiv, &cpu_mul); 
     416            ar7_cpu_clock = ((cpu_base / cpu_prediv) * cpu_mul) / cpu_postdiv; 
     417            tnetd7200_set_clock(cpu_base, &clocks->cpu,  
     418                cpu_prediv, cpu_postdiv, -1, cpu_mul,  
     419                ar7_cpu_clock); 
     420 
     421            printk("Clocks: Setting DSP clock\n"); 
     422            calculate(dsp_base, TNETD7200_DEF_DSP_CLK, &dsp_prediv, &dsp_postdiv, &dsp_mul); 
     423            ar7_bus_clock = ar7_cpu_clock / 2; 
     424            tnetd7200_set_clock(dsp_base, &clocks->dsp,  
     425                dsp_prediv, dsp_postdiv * 2, dsp_postdiv, dsp_mul * 2,  
     426                ar7_bus_clock); 
    330427                } else { 
    331                         ar7_bus_clock = ar7_cpu_clock; 
     428            printk("Clocks: Sync 1:1 mode\n"); 
     429 
     430            printk("Clocks: Setting DSP clock\n"); 
     431            calculate(dsp_base, TNETD7200_DEF_CPU_CLK, &dsp_prediv, &dsp_postdiv, &dsp_mul); 
     432            ar7_bus_clock = ((dsp_base / dsp_prediv) * dsp_mul) / dsp_postdiv; 
     433            tnetd7200_set_clock(dsp_base, &clocks->dsp,  
     434                dsp_prediv, dsp_postdiv * 2, dsp_postdiv, dsp_mul * 2,  
     435                ar7_bus_clock); 
     436 
     437            ar7_cpu_clock = ar7_bus_clock; 
    332438                } 
    333439        } 
    334440 
    335         tnetd7200_set_clock(ar7_ref_clock * 5, &clocks->usb, 
    336                             bootcr, 48000000); 
    337  
    338         if (ar7_dsp_clock == 250000000) 
    339                 tnetd7200_set_clock(ar7_ref_clock, &clocks->dsp, 
    340                                     bootcr, ar7_dsp_clock); 
     441    printk("Clocks: Setting USB clock\n"); 
     442    usb_base = ar7_bus_clock; 
     443    calculate(usb_base, TNETD7200_DEF_USB_CLK, &usb_prediv, &usb_postdiv, &usb_mul); 
     444    tnetd7200_set_clock(usb_base, &clocks->usb,  
     445        usb_prediv, usb_postdiv, -1, usb_mul,  
     446        TNETD7200_DEF_USB_CLK); 
     447 
     448#warning FIXME: ????! Hrmm 
     449    ar7_dsp_clock = ar7_cpu_clock; 
    341450 
    342451        iounmap(clocks); 
     
    348457        switch (ar7_chip_id()) { 
    349458        case AR7_CHIP_7100: 
     459#warning FIXME: Check if the new 7200 clock init works for 7100 
    350460                tnetd7200_init_clocks(); 
    351461                break; 
    352462        case AR7_CHIP_7200: 
    353 #warning FIXME: check revision 
    354                 ar7_dsp_clock = 250000000; 
    355463                tnetd7200_init_clocks(); 
    356464                break; 
  • trunk/target/linux/ar7-2.6/files/arch/mips/ar7/setup.c

    r7580 r8036  
    111111        prom_meminit(); 
    112112#warning FIXME: clock initialisation 
    113         //ar7_init_clocks(); 
     113        ar7_init_clocks(); 
    114114 
    115115        ioport_resource.start = 0; 
Note: See TracChangeset for help on using the changeset viewer.