Changeset 38081


Ignore:
Timestamp:
2013-09-20T03:59:33+02:00 (4 years ago)
Author:
luka
Message:

imx6: update gw5400-a dts

  • remove common imx6q-ventana.dtsi - there isn't enough commonality to warrent this
  • rename user led's to 1-based
  • add alises used by bootloader
  • clean up iomux gpios
  • fix pfuze slave address
  • enable sata
  • add delay after release of pci reset downstream from PCIe switch
  • remove PCIe clock configuration as its now handled in updated driver

Signed-off-by: Tim Harvey <tharvey@…>

Location:
trunk/target/linux/imx6
Files:
1 deleted
2 edited

Legend:

Unmodified
Added
Removed
  • trunk/target/linux/imx6/files-3.10/arch/arm/boot/dts/imx6q-gw5400-a.dts

    r38080 r38081  
    1111 
    1212/dts-v1/; 
    13 #include "imx6q-ventana.dtsi" 
     13#include "imx6q.dtsi" 
    1414 
    1515/ { 
     
    1717        compatible = "gw,imx6q-gw5400-a", "gw,ventana", "fsl,imx6q"; 
    1818 
     19        /* these are used by bootloader for disabling nodes */ 
    1920        aliases { 
    2021                ethernet0 = &fec; 
    2122                ethernet1 = &eth1; 
    2223                sky2 = &eth1; 
     24                ssi0 = &ssi1; 
     25                ssi1 = &ssi2; 
     26                ipu0 = &ipu1; 
     27                ipu1 = &ipu2; 
     28                usdhc0 = &usdhc1; 
     29                usdhc1 = &usdhc2; 
     30                usdhc2 = &usdhc3; 
     31                usdhc3 = &usdhc4; 
     32                i2c0 = &i2c1; 
     33                i2c1 = &i2c2; 
     34                i2c2 = &i2c3; 
     35                usb0 = &usbh3; 
     36                usb1 = &usbotg; 
     37                spi0 = &ecspi1; 
     38                spi1 = &ecspi2; 
     39                spi2 = &ecspi3; 
     40                spi3 = &ecspi4; 
     41                spi4 = &ecspi5; 
     42                pwm0 = &pwm1; 
     43                pwm1 = &pwm2; 
     44                pwm2 = &pwm3; 
     45                pwm3 = &pwm4; 
     46                can0 = &can1; 
     47                led0 = &led0; 
     48                led1 = &led1; 
     49                led2 = &led2; 
    2350        }; 
    2451 
     
    3562                compatible = "gpio-leds"; 
    3663 
    37                 led0: user0 { 
    38                         label = "user0"; 
    39                         gpios = <&gpio4 6 0>; /* 102 -> MX6_PANLEDG# */ 
     64                led0: user1 { 
     65                        label = "user1"; 
     66                        gpios = <&gpio4 6 0>; /* 102 -> MX6_PANLEDG */ 
     67                        default-state = "on"; 
    4068                        linux,default-trigger = "heartbeat"; 
    4169                }; 
    4270 
    43                 led1: user1 { 
    44                         label = "user1"; 
    45                         gpios = <&gpio4 10 0>; /* 106 -> MX6_PANLEDR# */ 
    46                 }; 
    47  
    48                 led2: user2 { 
     71                led1: user2 { 
    4972                        label = "user2"; 
    50                         gpios = <&gpio4 15 0>; /* 111 -> MX6_LOCLEDR# */ 
     73                        gpios = <&gpio4 10 0>; /* 106 -> MX6_PANLEDR */ 
     74                        default-state = "off"; 
     75                }; 
     76 
     77                led2: user3 { 
     78                        label = "user3"; 
     79                        gpios = <&gpio4 15 1>; /* 111 -> MX6_LOCLED# */ 
     80                        default-state = "off"; 
    5181                }; 
    5282        }; 
     
    103133                pinctrl_hog: hoggrp { 
    104134                        fsl,pins = < 
    105                                 /* USB OTG Power Enable */ 
    106                                 MX6Q_PAD_EIM_D22__GPIO3_IO22   0x80000000 
    107  
    108                                 /*  3:19 SPINOR_CS0# */ 
    109                                 MX6Q_PAD_EIM_D19__GPIO3_IO19   0x80000000 
    110  
    111                                 /*  1:09 MX6_DIO0 (could also be PWM1_PWM0) */ 
    112                                 MX6Q_PAD_GPIO_9__GPIO1_IO09    0x80000000 
    113                                 /*  1:19 MX6_DIO1 (could also be PWM2_PWM0) */ 
    114                                 MX6Q_PAD_SD1_DAT2__GPIO1_IO19  0x80000000 
    115                                 /*  2:09 MX6_DIO2 (could also be PWM3_PWM0) */ 
    116                                 MX6Q_PAD_SD4_DAT1__GPIO2_IO09  0x80000000 
    117                                 /*  2:10 MX6_DIO3 (could also be PWM3_PWM0) */ 
    118                                 MX6Q_PAD_SD4_DAT2__GPIO2_IO10  0x80000000 
    119  
    120                                 /*  1:16 USBHUB_RST# */ 
    121                                 MX6Q_PAD_SD1_DAT0__GPIO1_IO16   0x80000000 
    122  
    123                                 /* PCIE IRQ */ 
    124                                 MX6Q_PAD_ENET_TX_EN__GPIO1_IO28 0x80000000 
    125                                 /* PCIE RST */ 
    126                                 MX6Q_PAD_ENET_TXD1__GPIO1_IO29  0x08000000 
    127  
    128                                 /*  1:12 MIPI_DIO */ 
    129                                 MX6Q_PAD_SD1_DAT3__GPIO1_IO21   0x80000000 
    130  
    131                                 /*  AUD4_MCK */ 
    132                                 MX6Q_PAD_GPIO_0__CCM_CLKO1      0x80000000 
     135                                MX6Q_PAD_EIM_D22__GPIO3_IO22    0x80000000 /* OTG_PWR_EN */ 
     136                                MX6Q_PAD_EIM_D19__GPIO3_IO19    0x80000000 /* SPINOR_CS0# */ 
     137                                MX6Q_PAD_KEY_COL0__GPIO4_IO06   0x80000000 /* user0 led */ 
     138                                MX6Q_PAD_KEY_COL2__GPIO4_IO10   0x80000000 /* user1 led */ 
     139                                MX6Q_PAD_KEY_ROW4__GPIO4_IO15   0x80000000 /* user2 led */ 
     140/* let bootloader choose these based on hwconfig */ 
     141#if 0 
     142                                MX6Q_PAD_GPIO_9__GPIO1_IO09     0x80000000 /* MX6_DIO0 (or PWM1_PWM0) */ 
     143                                MX6Q_PAD_SD1_DAT2__GPIO1_IO19   0x80000000 /* MX6_DIO1 (or PWM2_PWM0) */ 
     144                                MX6Q_PAD_SD4_DAT1__GPIO2_IO09   0x80000000 /* MX6_DIO2 (or PWM3_PWM0) */ 
     145                                MX6Q_PAD_SD4_DAT2__GPIO2_IO10   0x80000000 /* MX6_DIO3 (or PWM3_PWM0) */ 
     146#endif 
     147                                MX6Q_PAD_SD1_DAT0__GPIO1_IO16   0x80000000 /* USBHUB_RST# */ 
     148                                MX6Q_PAD_ENET_TX_EN__GPIO1_IO28 0x80000000 /* PCIE IRQ */ 
     149                                MX6Q_PAD_ENET_TXD1__GPIO1_IO29  0x08000000 /* PCIE RST */ 
     150                                MX6Q_PAD_SD1_DAT3__GPIO1_IO21   0x80000000 /* MIPI_DIO */ 
     151                                MX6Q_PAD_GPIO_0__CCM_CLKO1      0x80000000 /* AUD4_MCK */ 
    133152                         >; 
    134153                }; 
     
    263282        reg = <0x02090000 0x4000>; 
    264283        interrupts = <0 110 0x04>; 
    265         //clock-frequency 
    266284        status = "okay"; 
    267285}; 
     
    272290 
    273291&pcie { 
    274         reset-gpios = <&gpio1 29 0>; 
     292        reset-gpio = <&gpio1 29 0>; 
    275293        status = "okay"; 
    276294 
     
    366384        pmic: pfuze@08 { 
    367385                compatible = "fsl,pfuze100"; 
    368                 reg = <0x0a>; 
     386                reg = <0x08>; 
    369387        }; 
    370388 
     
    427445        }; 
    428446}; 
     447 
     448&sata { 
     449        status = "okay"; 
     450}; 
  • trunk/target/linux/imx6/patches-3.10/110-gw5400-a.patch

    r37502 r38081  
    2626  
    2727                                ecspi1 { 
    28 @@ -205,6 +213,12 @@ 
     28@@ -187,6 +195,30 @@ 
     29                                                        MX6Q_PAD_SD4_DAT0__NAND_DQS      0x00b1 
     30                                                >; 
     31                                        }; 
     32+ 
     33+                                       /* No strobe */ 
     34+                                       pinctrl_gpmi_nand_2: gpmi-nand-2 { 
     35+                                               fsl,pins = < 
     36+                                                       MX6Q_PAD_NANDF_CLE__NAND_CLE     0xb0b1 
     37+                                                       MX6Q_PAD_NANDF_ALE__NAND_ALE     0xb0b1 
     38+                                                       MX6Q_PAD_NANDF_WP_B__NAND_WP_B   0xb0b1 
     39+                                                       MX6Q_PAD_NANDF_RB0__NAND_READY_B 0xb000 
     40+                                                       MX6Q_PAD_NANDF_CS0__NAND_CE0_B   0xb0b1 
     41+                                                       MX6Q_PAD_NANDF_CS1__NAND_CE1_B   0xb0b1 
     42+                                                       MX6Q_PAD_NANDF_CS2__NAND_CE2_B   0xb0b1 
     43+                                                       MX6Q_PAD_NANDF_CS3__NAND_CE3_B   0xb0b1 
     44+                                                       MX6Q_PAD_SD4_CMD__NAND_RE_B      0xb0b1 
     45+                                                       MX6Q_PAD_SD4_CLK__NAND_WE_B      0xb0b1 
     46+                                                       MX6Q_PAD_NANDF_D0__NAND_DATA00   0xb0b1 
     47+                                                       MX6Q_PAD_NANDF_D1__NAND_DATA01   0xb0b1 
     48+                                                       MX6Q_PAD_NANDF_D2__NAND_DATA02   0xb0b1 
     49+                                                       MX6Q_PAD_NANDF_D3__NAND_DATA03   0xb0b1 
     50+                                                       MX6Q_PAD_NANDF_D4__NAND_DATA04   0xb0b1 
     51+                                                       MX6Q_PAD_NANDF_D5__NAND_DATA05   0xb0b1 
     52+                                                       MX6Q_PAD_NANDF_D6__NAND_DATA06   0xb0b1 
     53+                                                       MX6Q_PAD_NANDF_D7__NAND_DATA07   0xb0b1 
     54+                                               >; 
     55+                                       }; 
     56                                }; 
     57  
     58                                i2c1 { 
     59@@ -205,6 +237,12 @@ 
    2960                                                        MX6Q_PAD_EIM_D16__I2C2_SDA 0x4001b8b1 
    3061                                                >; 
     
    3970  
    4071                                i2c3 { 
    41 @@ -214,6 +228,12 @@ 
     72@@ -214,6 +252,12 @@ 
    4273                                                        MX6Q_PAD_EIM_D18__I2C3_SDA 0x4001b8b1 
    4374                                                >; 
     
    5283  
    5384                                uart1 { 
    54 @@ -223,6 +243,12 @@ 
     85@@ -223,6 +267,12 @@ 
    5586                                                        MX6Q_PAD_CSI0_DAT11__UART1_RX_DATA 0x1b0b1 
    5687                                                >; 
     
    6596  
    6697                                uart2 { 
    67 @@ -232,6 +258,21 @@ 
     98@@ -232,6 +282,21 @@ 
    6899                                                        MX6Q_PAD_EIM_D27__UART2_RX_DATA 0x1b0b1 
    69100                                                >; 
     
    87118  
    88119                                uart4 { 
    89 @@ -242,6 +283,15 @@ 
     120@@ -242,6 +307,15 @@ 
    90121                                                >; 
    91122                                        }; 
     
    113144 #include <linux/regmap.h> 
    114145 #include <linux/micrel_phy.h> 
    115 @@ -145,6 +146,65 @@ static void __init imx6q_sabrelite_init( 
     146@@ -145,6 +146,38 @@ static void __init imx6q_sabrelite_init( 
    116147        imx6q_sabrelite_cko1_setup(); 
    117148 } 
     
    138169+       dw |= 0xfe;   // GPIO1-7 output high 
    139170+       pci_write_config_dword(dev, 0x644, dw); 
     171+ 
     172+       mdelay(1); 
    140173+} 
    141174+DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_PLX, 0x8609, 
    142175+       mx6_ventana_pciesw_early_fixup); 
    143176+ 
    144 +/* 
    145 + * configure PCIe core clock and PCIe ref clock 
    146 + * 
    147 + * TODO: disable CLK1 output and use CLK2 input from si52147 as PCIe ref 
    148 + */ 
    149 +static void __init imx6q_ventana_pcie_setup(void) 
    150 +{ 
    151 +       struct clk *axi_sel, *axi, *ref; 
    152 + 
    153 +       axi_sel = clk_get_sys(NULL, "pcie_axi_sel"); 
    154 +       axi = clk_get_sys(NULL, "axi"); 
    155 +       ref = clk_get_sys(NULL, "pcie_ref_125m"); 
    156 +       if (IS_ERR(axi_sel) || IS_ERR(axi) || IS_ERR(ref)) { 
    157 +               pr_err("pcie setup failed - can't get clocks\n"); 
    158 +               goto put_clk; 
    159 +       } 
    160 +       clk_set_parent(axi_sel, axi); 
    161 +       clk_prepare_enable(ref); 
    162 + 
    163 +put_clk: 
    164 +       if (!IS_ERR(axi_sel)) 
    165 +               clk_put(axi_sel); 
    166 +       if (!IS_ERR(axi)) 
    167 +               clk_put(axi); 
    168 +       if (!IS_ERR(ref)) 
    169 +               clk_put(ref); 
    170 +} 
    171 + 
    172177+static void __init imx6q_ventana_init(void) 
    173178+{ 
    174 +       imx6q_ventana_pcie_setup(); 
    175179+       imx6q_sabrelite_cko1_setup(); 
    176180+} 
     
    179183 { 
    180184        struct regmap *gpr; 
    181 @@ -163,6 +223,9 @@ static void __init imx6q_usb_init(void) 
     185@@ -163,6 +196,9 @@ static void __init imx6q_usb_init(void) 
    182186  
    183187 static void __init imx6q_init_machine(void) 
Note: See TracChangeset for help on using the changeset viewer.