Changeset 36468


Ignore:
Timestamp:
2013-04-28T13:10:42+02:00 (5 years ago)
Author:
jogo
Message:

kernel: add missing bcma defines and header file for bcrmfmac

Fixes build failure when having kmod-mmc and brcmfmac selected.

Signed-off-by: Jonas Gorski <jogo@…>

Location:
trunk/target/linux/generic
Files:
2 added
13 edited

Legend:

Unmodified
Added
Removed
  • trunk/target/linux/generic/patches-3.3/020-ssb_update.patch

    r36367 r36468  
    795795--- a/drivers/ssb/driver_mipscore.c 
    796796+++ b/drivers/ssb/driver_mipscore.c 
    797 @@ -178,9 +178,9 @@ static void ssb_mips_serial_init(struct  
     797@@ -178,9 +178,9 @@ static void ssb_mips_serial_init(struct 
    798798 { 
    799799        struct ssb_bus *bus = mcore->dev->bus; 
  • trunk/target/linux/generic/patches-3.3/025-bcma_backport.patch

    r36367 r36468  
    15751575        } 
    15761576 } 
    1577 @@ -171,9 +194,9 @@ u32 bcma_cpu_clock(struct bcma_drv_mips  
     1577@@ -171,9 +194,9 @@ u32 bcma_cpu_clock(struct bcma_drv_mips 
    15781578        struct bcma_bus *bus = mcore->core->bus; 
    15791579  
     
    19331933  
    19341934 /************************************************** 
    1935 @@ -138,88 +143,108 @@ static void bcma_pcie_mdio_write(struct  
     1935@@ -138,88 +143,108 @@ static void bcma_pcie_mdio_write(struct 
    19361936  
    19371937 static u8 bcma_pcicore_polarity_workaround(struct bcma_drv_pci *pc) 
     
    27912791        struct bcma_bus *bus = pci_get_drvdata(dev); 
    27922792  
    2793 @@ -234,7 +238,7 @@ static void bcma_host_pci_remove(struct  
     2793@@ -234,7 +238,7 @@ static void bcma_host_pci_remove(struct 
    27942794        pci_set_drvdata(dev, NULL); 
    27952795 } 
     
    32323232+       default: 
    32333233+               return "UNKNOWN"; 
    3234 +       } 
     3234        } 
    32353235+ 
    32363236+       for (i = 0; i < size; i++) { 
    32373237+               if (names[i].id == id->id) 
    32383238+                       return names[i].name; 
    3239         } 
     3239+       } 
    32403240+ 
    32413241        return "UNKNOWN"; 
     
    36213621+               SPEX(core_pwr_info[i].pa_5gh[2], o + SSB_SROM8_5GH_PA_2, ~0, 0); 
    36223622+       } 
    3623 + 
    3624 +       SPEX(fem.ghz2.tssipos, SSB_SPROM8_FEM2G, SSB_SROM8_FEM_TSSIPOS, 
    3625 +            SSB_SROM8_FEM_TSSIPOS_SHIFT); 
    3626 +       SPEX(fem.ghz2.extpa_gain, SSB_SPROM8_FEM2G, SSB_SROM8_FEM_EXTPA_GAIN, 
    3627 +            SSB_SROM8_FEM_EXTPA_GAIN_SHIFT); 
    3628 +       SPEX(fem.ghz2.pdet_range, SSB_SPROM8_FEM2G, SSB_SROM8_FEM_PDET_RANGE, 
    3629 +            SSB_SROM8_FEM_PDET_RANGE_SHIFT); 
    3630 +       SPEX(fem.ghz2.tr_iso, SSB_SPROM8_FEM2G, SSB_SROM8_FEM_TR_ISO, 
    3631 +            SSB_SROM8_FEM_TR_ISO_SHIFT); 
    3632 +       SPEX(fem.ghz2.antswlut, SSB_SPROM8_FEM2G, SSB_SROM8_FEM_ANTSWLUT, 
    3633 +            SSB_SROM8_FEM_ANTSWLUT_SHIFT); 
    3634 + 
    3635 +       SPEX(fem.ghz5.tssipos, SSB_SPROM8_FEM5G, SSB_SROM8_FEM_TSSIPOS, 
    3636 +            SSB_SROM8_FEM_TSSIPOS_SHIFT); 
    3637 +       SPEX(fem.ghz5.extpa_gain, SSB_SPROM8_FEM5G, SSB_SROM8_FEM_EXTPA_GAIN, 
    3638 +            SSB_SROM8_FEM_EXTPA_GAIN_SHIFT); 
    3639 +       SPEX(fem.ghz5.pdet_range, SSB_SPROM8_FEM5G, SSB_SROM8_FEM_PDET_RANGE, 
    3640 +            SSB_SROM8_FEM_PDET_RANGE_SHIFT); 
    3641 +       SPEX(fem.ghz5.tr_iso, SSB_SPROM8_FEM5G, SSB_SROM8_FEM_TR_ISO, 
    3642 +            SSB_SROM8_FEM_TR_ISO_SHIFT); 
    3643 +       SPEX(fem.ghz5.antswlut, SSB_SPROM8_FEM5G, SSB_SROM8_FEM_ANTSWLUT, 
    3644 +            SSB_SROM8_FEM_ANTSWLUT_SHIFT); 
    3645 + 
    3646 +       SPEX(ant_available_a, SSB_SPROM8_ANTAVAIL, SSB_SPROM8_ANTAVAIL_A, 
    3647 +            SSB_SPROM8_ANTAVAIL_A_SHIFT); 
    3648 +       SPEX(ant_available_bg, SSB_SPROM8_ANTAVAIL, SSB_SPROM8_ANTAVAIL_BG, 
    3649 +            SSB_SPROM8_ANTAVAIL_BG_SHIFT); 
    3650 +       SPEX(maxpwr_bg, SSB_SPROM8_MAXP_BG, SSB_SPROM8_MAXP_BG_MASK, 0); 
    3651 +       SPEX(itssi_bg, SSB_SPROM8_MAXP_BG, SSB_SPROM8_ITSSI_BG, 
    3652 +            SSB_SPROM8_ITSSI_BG_SHIFT); 
    3653 +       SPEX(maxpwr_a, SSB_SPROM8_MAXP_A, SSB_SPROM8_MAXP_A_MASK, 0); 
    3654 +       SPEX(itssi_a, SSB_SPROM8_MAXP_A, SSB_SPROM8_ITSSI_A, 
    3655 +            SSB_SPROM8_ITSSI_A_SHIFT); 
    3656 +       SPEX(maxpwr_ah, SSB_SPROM8_MAXP_AHL, SSB_SPROM8_MAXP_AH_MASK, 0); 
    3657 +       SPEX(maxpwr_al, SSB_SPROM8_MAXP_AHL, SSB_SPROM8_MAXP_AL_MASK, 
    3658 +            SSB_SPROM8_MAXP_AL_SHIFT); 
    3659 +       SPEX(gpio0, SSB_SPROM8_GPIOA, SSB_SPROM8_GPIOA_P0, 0); 
    3660 +       SPEX(gpio1, SSB_SPROM8_GPIOA, SSB_SPROM8_GPIOA_P1, 
    3661 +            SSB_SPROM8_GPIOA_P1_SHIFT); 
    3662 +       SPEX(gpio2, SSB_SPROM8_GPIOB, SSB_SPROM8_GPIOB_P2, 0); 
    3663 +       SPEX(gpio3, SSB_SPROM8_GPIOB, SSB_SPROM8_GPIOB_P3, 
    3664 +            SSB_SPROM8_GPIOB_P3_SHIFT); 
    3665 +       SPEX(tri2g, SSB_SPROM8_TRI25G, SSB_SPROM8_TRI2G, 0); 
    3666 +       SPEX(tri5g, SSB_SPROM8_TRI25G, SSB_SPROM8_TRI5G, 
    3667 +            SSB_SPROM8_TRI5G_SHIFT); 
    3668 +       SPEX(tri5gl, SSB_SPROM8_TRI5GHL, SSB_SPROM8_TRI5GL, 0); 
    3669 +       SPEX(tri5gh, SSB_SPROM8_TRI5GHL, SSB_SPROM8_TRI5GH, 
    3670 +            SSB_SPROM8_TRI5GH_SHIFT); 
    3671 +       SPEX(rxpo2g, SSB_SPROM8_RXPO, SSB_SPROM8_RXPO2G, 
    3672 +            SSB_SPROM8_RXPO2G_SHIFT); 
    3673 +       SPEX(rxpo5g, SSB_SPROM8_RXPO, SSB_SPROM8_RXPO5G, 
    3674 +            SSB_SPROM8_RXPO5G_SHIFT); 
    3675 +       SPEX(rssismf2g, SSB_SPROM8_RSSIPARM2G, SSB_SPROM8_RSSISMF2G, 0); 
    3676 +       SPEX(rssismc2g, SSB_SPROM8_RSSIPARM2G, SSB_SPROM8_RSSISMC2G, 
    3677 +            SSB_SPROM8_RSSISMC2G_SHIFT); 
    3678 +       SPEX(rssisav2g, SSB_SPROM8_RSSIPARM2G, SSB_SPROM8_RSSISAV2G, 
    3679 +            SSB_SPROM8_RSSISAV2G_SHIFT); 
    3680 +       SPEX(bxa2g, SSB_SPROM8_RSSIPARM2G, SSB_SPROM8_BXA2G, 
    3681 +            SSB_SPROM8_BXA2G_SHIFT); 
    3682 +       SPEX(rssismf5g, SSB_SPROM8_RSSIPARM5G, SSB_SPROM8_RSSISMF5G, 0); 
    3683 +       SPEX(rssismc5g, SSB_SPROM8_RSSIPARM5G, SSB_SPROM8_RSSISMC5G, 
    3684 +            SSB_SPROM8_RSSISMC5G_SHIFT); 
    3685 +       SPEX(rssisav5g, SSB_SPROM8_RSSIPARM5G, SSB_SPROM8_RSSISAV5G, 
    3686 +            SSB_SPROM8_RSSISAV5G_SHIFT); 
    3687 +       SPEX(bxa5g, SSB_SPROM8_RSSIPARM5G, SSB_SPROM8_BXA5G, 
    3688 +            SSB_SPROM8_BXA5G_SHIFT); 
    3689 + 
    3690 +       SPEX(pa0b0, SSB_SPROM8_PA0B0, ~0, 0); 
    3691 +       SPEX(pa0b1, SSB_SPROM8_PA0B1, ~0, 0); 
    3692 +       SPEX(pa0b2, SSB_SPROM8_PA0B2, ~0, 0); 
    3693 +       SPEX(pa1b0, SSB_SPROM8_PA1B0, ~0, 0); 
    3694 +       SPEX(pa1b1, SSB_SPROM8_PA1B1, ~0, 0); 
    3695 +       SPEX(pa1b2, SSB_SPROM8_PA1B2, ~0, 0); 
    3696 +       SPEX(pa1lob0, SSB_SPROM8_PA1LOB0, ~0, 0); 
    3697 +       SPEX(pa1lob1, SSB_SPROM8_PA1LOB1, ~0, 0); 
    3698 +       SPEX(pa1lob2, SSB_SPROM8_PA1LOB2, ~0, 0); 
    3699 +       SPEX(pa1hib0, SSB_SPROM8_PA1HIB0, ~0, 0); 
    3700 +       SPEX(pa1hib1, SSB_SPROM8_PA1HIB1, ~0, 0); 
    3701 +       SPEX(pa1hib2, SSB_SPROM8_PA1HIB2, ~0, 0); 
    3702 +       SPEX(cck2gpo, SSB_SPROM8_CCK2GPO, ~0, 0); 
    3703 +       SPEX32(ofdm2gpo, SSB_SPROM8_OFDM2GPO, ~0, 0); 
    3704 +       SPEX32(ofdm5glpo, SSB_SPROM8_OFDM5GLPO, ~0, 0); 
    3705 +       SPEX32(ofdm5gpo, SSB_SPROM8_OFDM5GPO, ~0, 0); 
    3706 +       SPEX32(ofdm5ghpo, SSB_SPROM8_OFDM5GHPO, ~0, 0); 
    3707 + 
    3708 +       /* Extract the antenna gain values. */ 
    3709 +       SPEX(antenna_gain.a0, SSB_SPROM8_AGAIN01, 
    3710 +            SSB_SPROM8_AGAIN0, SSB_SPROM8_AGAIN0_SHIFT); 
    3711 +       SPEX(antenna_gain.a1, SSB_SPROM8_AGAIN01, 
    3712 +            SSB_SPROM8_AGAIN1, SSB_SPROM8_AGAIN1_SHIFT); 
    3713 +       SPEX(antenna_gain.a2, SSB_SPROM8_AGAIN23, 
    3714 +            SSB_SPROM8_AGAIN2, SSB_SPROM8_AGAIN2_SHIFT); 
    3715 +       SPEX(antenna_gain.a3, SSB_SPROM8_AGAIN23, 
    3716 +            SSB_SPROM8_AGAIN3, SSB_SPROM8_AGAIN3_SHIFT); 
    3717 + 
    3718 +       SPEX(leddc_on_time, SSB_SPROM8_LEDDC, SSB_SPROM8_LEDDC_ON, 
    3719 +            SSB_SPROM8_LEDDC_ON_SHIFT); 
    3720 +       SPEX(leddc_off_time, SSB_SPROM8_LEDDC, SSB_SPROM8_LEDDC_OFF, 
    3721 +            SSB_SPROM8_LEDDC_OFF_SHIFT); 
    3722 + 
    3723 +       SPEX(txchain, SSB_SPROM8_TXRXC, SSB_SPROM8_TXRXC_TXCHAIN, 
    3724 +            SSB_SPROM8_TXRXC_TXCHAIN_SHIFT); 
    3725 +       SPEX(rxchain, SSB_SPROM8_TXRXC, SSB_SPROM8_TXRXC_RXCHAIN, 
    3726 +            SSB_SPROM8_TXRXC_RXCHAIN_SHIFT); 
    3727 +       SPEX(antswitch, SSB_SPROM8_TXRXC, SSB_SPROM8_TXRXC_SWITCH, 
    3728 +            SSB_SPROM8_TXRXC_SWITCH_SHIFT); 
    3729 + 
    3730 +       SPEX(opo, SSB_SPROM8_OFDM2GPO, 0x00ff, 0); 
    3731 + 
    3732 +       SPEX_ARRAY8(mcs2gpo, SSB_SPROM8_2G_MCSPO, ~0, 0); 
    3733 +       SPEX_ARRAY8(mcs5gpo, SSB_SPROM8_5G_MCSPO, ~0, 0); 
    3734 +       SPEX_ARRAY8(mcs5glpo, SSB_SPROM8_5GL_MCSPO, ~0, 0); 
    3735 +       SPEX_ARRAY8(mcs5ghpo, SSB_SPROM8_5GH_MCSPO, ~0, 0); 
    3736 + 
    3737 +       SPEX(rawtempsense, SSB_SPROM8_RAWTS, SSB_SPROM8_RAWTS_RAWTEMP, 
    3738 +            SSB_SPROM8_RAWTS_RAWTEMP_SHIFT); 
    3739 +       SPEX(measpower, SSB_SPROM8_RAWTS, SSB_SPROM8_RAWTS_MEASPOWER, 
    3740 +            SSB_SPROM8_RAWTS_MEASPOWER_SHIFT); 
    3741 +       SPEX(tempsense_slope, SSB_SPROM8_OPT_CORRX, 
    3742 +            SSB_SPROM8_OPT_CORRX_TEMP_SLOPE, 
    3743 +            SSB_SPROM8_OPT_CORRX_TEMP_SLOPE_SHIFT); 
    3744 +       SPEX(tempcorrx, SSB_SPROM8_OPT_CORRX, SSB_SPROM8_OPT_CORRX_TEMPCORRX, 
    3745 +            SSB_SPROM8_OPT_CORRX_TEMPCORRX_SHIFT); 
    3746 +       SPEX(tempsense_option, SSB_SPROM8_OPT_CORRX, 
    3747 +            SSB_SPROM8_OPT_CORRX_TEMP_OPTION, 
    3748 +            SSB_SPROM8_OPT_CORRX_TEMP_OPTION_SHIFT); 
    3749 +       SPEX(freqoffset_corr, SSB_SPROM8_HWIQ_IQSWP, 
    3750 +            SSB_SPROM8_HWIQ_IQSWP_FREQ_CORR, 
    3751 +            SSB_SPROM8_HWIQ_IQSWP_FREQ_CORR_SHIFT); 
    3752 +       SPEX(iqcal_swp_dis, SSB_SPROM8_HWIQ_IQSWP, 
    3753 +            SSB_SPROM8_HWIQ_IQSWP_IQCAL_SWP, 
    3754 +            SSB_SPROM8_HWIQ_IQSWP_IQCAL_SWP_SHIFT); 
    3755 +       SPEX(hw_iqcal_en, SSB_SPROM8_HWIQ_IQSWP, SSB_SPROM8_HWIQ_IQSWP_HW_IQCAL, 
    3756 +            SSB_SPROM8_HWIQ_IQSWP_HW_IQCAL_SHIFT); 
    3757 + 
    3758 +       SPEX(bw40po, SSB_SPROM8_BW40PO, ~0, 0); 
    3759 +       SPEX(cddpo, SSB_SPROM8_CDDPO, ~0, 0); 
    3760 +       SPEX(stbcpo, SSB_SPROM8_STBCPO, ~0, 0); 
    3761 +       SPEX(bwduppo, SSB_SPROM8_BWDUPPO, ~0, 0); 
    3762 + 
    3763 +       SPEX(tempthresh, SSB_SPROM8_THERMAL, SSB_SPROM8_THERMAL_TRESH, 
    3764 +            SSB_SPROM8_THERMAL_TRESH_SHIFT); 
    3765 +       SPEX(tempoffset, SSB_SPROM8_THERMAL, SSB_SPROM8_THERMAL_OFFSET, 
    3766 +            SSB_SPROM8_THERMAL_OFFSET_SHIFT); 
    3767 +       SPEX(phycal_tempdelta, SSB_SPROM8_TEMPDELTA, 
    3768 +            SSB_SPROM8_TEMPDELTA_PHYCAL, 
    3769 +            SSB_SPROM8_TEMPDELTA_PHYCAL_SHIFT); 
    3770 +       SPEX(temps_period, SSB_SPROM8_TEMPDELTA, SSB_SPROM8_TEMPDELTA_PERIOD, 
    3771 +            SSB_SPROM8_TEMPDELTA_PERIOD_SHIFT); 
    3772 +       SPEX(temps_hysteresis, SSB_SPROM8_TEMPDELTA, 
    3773 +            SSB_SPROM8_TEMPDELTA_HYSTERESIS, 
    3774 +            SSB_SPROM8_TEMPDELTA_HYSTERESIS_SHIFT); 
    3775 +} 
    3776 + 
    3777 +/* 
    3778 + * Indicates the presence of external SPROM. 
    3779 + */ 
    3780 +static bool bcma_sprom_ext_available(struct bcma_bus *bus) 
    3781 +{ 
    3782 +       u32 chip_status; 
    3783 +       u32 srom_control; 
    3784 +       u32 present_mask; 
    3785 + 
    3786 +       if (bus->drv_cc.core->id.rev >= 31) { 
    3787 +               if (!(bus->drv_cc.capabilities & BCMA_CC_CAP_SPROM)) 
    3788 +                       return false; 
    3789 + 
    3790 +               srom_control = bcma_read32(bus->drv_cc.core, 
    3791 +                                          BCMA_CC_SROM_CONTROL); 
    3792 +               return srom_control & BCMA_CC_SROM_CONTROL_PRESENT; 
    3793 +       } 
    3794 + 
    3795 +       /* older chipcommon revisions use chip status register */ 
    3796 +       chip_status = bcma_read32(bus->drv_cc.core, BCMA_CC_CHIPSTAT); 
    3797 +       switch (bus->chipinfo.id) { 
    3798 +       case BCMA_CHIP_ID_BCM4313: 
    3799 +               present_mask = BCMA_CC_CHIPST_4313_SPROM_PRESENT; 
    3800 +               break; 
    3801 + 
    3802 +       case BCMA_CHIP_ID_BCM4331: 
    3803 +               present_mask = BCMA_CC_CHIPST_4331_SPROM_PRESENT; 
    3804 +               break; 
    38053623  
    38063624-       bus->sprom.txpid2g[0] = (sprom[SPOFF(SSB_SPROM4_TXPID2G01)] & 
     
    38683686-       bus->sprom.fem.ghz5.antswlut = (sprom[SPOFF(SSB_SPROM8_FEM5G)] & 
    38693687-               SSB_SROM8_FEM_ANTSWLUT) >> SSB_SROM8_FEM_ANTSWLUT_SHIFT; 
     3688+       SPEX(fem.ghz2.tssipos, SSB_SPROM8_FEM2G, SSB_SROM8_FEM_TSSIPOS, 
     3689+            SSB_SROM8_FEM_TSSIPOS_SHIFT); 
     3690+       SPEX(fem.ghz2.extpa_gain, SSB_SPROM8_FEM2G, SSB_SROM8_FEM_EXTPA_GAIN, 
     3691+            SSB_SROM8_FEM_EXTPA_GAIN_SHIFT); 
     3692+       SPEX(fem.ghz2.pdet_range, SSB_SPROM8_FEM2G, SSB_SROM8_FEM_PDET_RANGE, 
     3693+            SSB_SROM8_FEM_PDET_RANGE_SHIFT); 
     3694+       SPEX(fem.ghz2.tr_iso, SSB_SPROM8_FEM2G, SSB_SROM8_FEM_TR_ISO, 
     3695+            SSB_SROM8_FEM_TR_ISO_SHIFT); 
     3696+       SPEX(fem.ghz2.antswlut, SSB_SPROM8_FEM2G, SSB_SROM8_FEM_ANTSWLUT, 
     3697+            SSB_SROM8_FEM_ANTSWLUT_SHIFT); 
     3698+ 
     3699+       SPEX(fem.ghz5.tssipos, SSB_SPROM8_FEM5G, SSB_SROM8_FEM_TSSIPOS, 
     3700+            SSB_SROM8_FEM_TSSIPOS_SHIFT); 
     3701+       SPEX(fem.ghz5.extpa_gain, SSB_SPROM8_FEM5G, SSB_SROM8_FEM_EXTPA_GAIN, 
     3702+            SSB_SROM8_FEM_EXTPA_GAIN_SHIFT); 
     3703+       SPEX(fem.ghz5.pdet_range, SSB_SPROM8_FEM5G, SSB_SROM8_FEM_PDET_RANGE, 
     3704+            SSB_SROM8_FEM_PDET_RANGE_SHIFT); 
     3705+       SPEX(fem.ghz5.tr_iso, SSB_SPROM8_FEM5G, SSB_SROM8_FEM_TR_ISO, 
     3706+            SSB_SROM8_FEM_TR_ISO_SHIFT); 
     3707+       SPEX(fem.ghz5.antswlut, SSB_SPROM8_FEM5G, SSB_SROM8_FEM_ANTSWLUT, 
     3708+            SSB_SROM8_FEM_ANTSWLUT_SHIFT); 
     3709+ 
     3710+       SPEX(ant_available_a, SSB_SPROM8_ANTAVAIL, SSB_SPROM8_ANTAVAIL_A, 
     3711+            SSB_SPROM8_ANTAVAIL_A_SHIFT); 
     3712+       SPEX(ant_available_bg, SSB_SPROM8_ANTAVAIL, SSB_SPROM8_ANTAVAIL_BG, 
     3713+            SSB_SPROM8_ANTAVAIL_BG_SHIFT); 
     3714+       SPEX(maxpwr_bg, SSB_SPROM8_MAXP_BG, SSB_SPROM8_MAXP_BG_MASK, 0); 
     3715+       SPEX(itssi_bg, SSB_SPROM8_MAXP_BG, SSB_SPROM8_ITSSI_BG, 
     3716+            SSB_SPROM8_ITSSI_BG_SHIFT); 
     3717+       SPEX(maxpwr_a, SSB_SPROM8_MAXP_A, SSB_SPROM8_MAXP_A_MASK, 0); 
     3718+       SPEX(itssi_a, SSB_SPROM8_MAXP_A, SSB_SPROM8_ITSSI_A, 
     3719+            SSB_SPROM8_ITSSI_A_SHIFT); 
     3720+       SPEX(maxpwr_ah, SSB_SPROM8_MAXP_AHL, SSB_SPROM8_MAXP_AH_MASK, 0); 
     3721+       SPEX(maxpwr_al, SSB_SPROM8_MAXP_AHL, SSB_SPROM8_MAXP_AL_MASK, 
     3722+            SSB_SPROM8_MAXP_AL_SHIFT); 
     3723+       SPEX(gpio0, SSB_SPROM8_GPIOA, SSB_SPROM8_GPIOA_P0, 0); 
     3724+       SPEX(gpio1, SSB_SPROM8_GPIOA, SSB_SPROM8_GPIOA_P1, 
     3725+            SSB_SPROM8_GPIOA_P1_SHIFT); 
     3726+       SPEX(gpio2, SSB_SPROM8_GPIOB, SSB_SPROM8_GPIOB_P2, 0); 
     3727+       SPEX(gpio3, SSB_SPROM8_GPIOB, SSB_SPROM8_GPIOB_P3, 
     3728+            SSB_SPROM8_GPIOB_P3_SHIFT); 
     3729+       SPEX(tri2g, SSB_SPROM8_TRI25G, SSB_SPROM8_TRI2G, 0); 
     3730+       SPEX(tri5g, SSB_SPROM8_TRI25G, SSB_SPROM8_TRI5G, 
     3731+            SSB_SPROM8_TRI5G_SHIFT); 
     3732+       SPEX(tri5gl, SSB_SPROM8_TRI5GHL, SSB_SPROM8_TRI5GL, 0); 
     3733+       SPEX(tri5gh, SSB_SPROM8_TRI5GHL, SSB_SPROM8_TRI5GH, 
     3734+            SSB_SPROM8_TRI5GH_SHIFT); 
     3735+       SPEX(rxpo2g, SSB_SPROM8_RXPO, SSB_SPROM8_RXPO2G, 
     3736+            SSB_SPROM8_RXPO2G_SHIFT); 
     3737+       SPEX(rxpo5g, SSB_SPROM8_RXPO, SSB_SPROM8_RXPO5G, 
     3738+            SSB_SPROM8_RXPO5G_SHIFT); 
     3739+       SPEX(rssismf2g, SSB_SPROM8_RSSIPARM2G, SSB_SPROM8_RSSISMF2G, 0); 
     3740+       SPEX(rssismc2g, SSB_SPROM8_RSSIPARM2G, SSB_SPROM8_RSSISMC2G, 
     3741+            SSB_SPROM8_RSSISMC2G_SHIFT); 
     3742+       SPEX(rssisav2g, SSB_SPROM8_RSSIPARM2G, SSB_SPROM8_RSSISAV2G, 
     3743+            SSB_SPROM8_RSSISAV2G_SHIFT); 
     3744+       SPEX(bxa2g, SSB_SPROM8_RSSIPARM2G, SSB_SPROM8_BXA2G, 
     3745+            SSB_SPROM8_BXA2G_SHIFT); 
     3746+       SPEX(rssismf5g, SSB_SPROM8_RSSIPARM5G, SSB_SPROM8_RSSISMF5G, 0); 
     3747+       SPEX(rssismc5g, SSB_SPROM8_RSSIPARM5G, SSB_SPROM8_RSSISMC5G, 
     3748+            SSB_SPROM8_RSSISMC5G_SHIFT); 
     3749+       SPEX(rssisav5g, SSB_SPROM8_RSSIPARM5G, SSB_SPROM8_RSSISAV5G, 
     3750+            SSB_SPROM8_RSSISAV5G_SHIFT); 
     3751+       SPEX(bxa5g, SSB_SPROM8_RSSIPARM5G, SSB_SPROM8_BXA5G, 
     3752+            SSB_SPROM8_BXA5G_SHIFT); 
     3753+ 
     3754+       SPEX(pa0b0, SSB_SPROM8_PA0B0, ~0, 0); 
     3755+       SPEX(pa0b1, SSB_SPROM8_PA0B1, ~0, 0); 
     3756+       SPEX(pa0b2, SSB_SPROM8_PA0B2, ~0, 0); 
     3757+       SPEX(pa1b0, SSB_SPROM8_PA1B0, ~0, 0); 
     3758+       SPEX(pa1b1, SSB_SPROM8_PA1B1, ~0, 0); 
     3759+       SPEX(pa1b2, SSB_SPROM8_PA1B2, ~0, 0); 
     3760+       SPEX(pa1lob0, SSB_SPROM8_PA1LOB0, ~0, 0); 
     3761+       SPEX(pa1lob1, SSB_SPROM8_PA1LOB1, ~0, 0); 
     3762+       SPEX(pa1lob2, SSB_SPROM8_PA1LOB2, ~0, 0); 
     3763+       SPEX(pa1hib0, SSB_SPROM8_PA1HIB0, ~0, 0); 
     3764+       SPEX(pa1hib1, SSB_SPROM8_PA1HIB1, ~0, 0); 
     3765+       SPEX(pa1hib2, SSB_SPROM8_PA1HIB2, ~0, 0); 
     3766+       SPEX(cck2gpo, SSB_SPROM8_CCK2GPO, ~0, 0); 
     3767+       SPEX32(ofdm2gpo, SSB_SPROM8_OFDM2GPO, ~0, 0); 
     3768+       SPEX32(ofdm5glpo, SSB_SPROM8_OFDM5GLPO, ~0, 0); 
     3769+       SPEX32(ofdm5gpo, SSB_SPROM8_OFDM5GPO, ~0, 0); 
     3770+       SPEX32(ofdm5ghpo, SSB_SPROM8_OFDM5GHPO, ~0, 0); 
     3771+ 
     3772+       /* Extract the antenna gain values. */ 
     3773+       SPEX(antenna_gain.a0, SSB_SPROM8_AGAIN01, 
     3774+            SSB_SPROM8_AGAIN0, SSB_SPROM8_AGAIN0_SHIFT); 
     3775+       SPEX(antenna_gain.a1, SSB_SPROM8_AGAIN01, 
     3776+            SSB_SPROM8_AGAIN1, SSB_SPROM8_AGAIN1_SHIFT); 
     3777+       SPEX(antenna_gain.a2, SSB_SPROM8_AGAIN23, 
     3778+            SSB_SPROM8_AGAIN2, SSB_SPROM8_AGAIN2_SHIFT); 
     3779+       SPEX(antenna_gain.a3, SSB_SPROM8_AGAIN23, 
     3780+            SSB_SPROM8_AGAIN3, SSB_SPROM8_AGAIN3_SHIFT); 
     3781+ 
     3782+       SPEX(leddc_on_time, SSB_SPROM8_LEDDC, SSB_SPROM8_LEDDC_ON, 
     3783+            SSB_SPROM8_LEDDC_ON_SHIFT); 
     3784+       SPEX(leddc_off_time, SSB_SPROM8_LEDDC, SSB_SPROM8_LEDDC_OFF, 
     3785+            SSB_SPROM8_LEDDC_OFF_SHIFT); 
     3786+ 
     3787+       SPEX(txchain, SSB_SPROM8_TXRXC, SSB_SPROM8_TXRXC_TXCHAIN, 
     3788+            SSB_SPROM8_TXRXC_TXCHAIN_SHIFT); 
     3789+       SPEX(rxchain, SSB_SPROM8_TXRXC, SSB_SPROM8_TXRXC_RXCHAIN, 
     3790+            SSB_SPROM8_TXRXC_RXCHAIN_SHIFT); 
     3791+       SPEX(antswitch, SSB_SPROM8_TXRXC, SSB_SPROM8_TXRXC_SWITCH, 
     3792+            SSB_SPROM8_TXRXC_SWITCH_SHIFT); 
     3793+ 
     3794+       SPEX(opo, SSB_SPROM8_OFDM2GPO, 0x00ff, 0); 
     3795+ 
     3796+       SPEX_ARRAY8(mcs2gpo, SSB_SPROM8_2G_MCSPO, ~0, 0); 
     3797+       SPEX_ARRAY8(mcs5gpo, SSB_SPROM8_5G_MCSPO, ~0, 0); 
     3798+       SPEX_ARRAY8(mcs5glpo, SSB_SPROM8_5GL_MCSPO, ~0, 0); 
     3799+       SPEX_ARRAY8(mcs5ghpo, SSB_SPROM8_5GH_MCSPO, ~0, 0); 
     3800+ 
     3801+       SPEX(rawtempsense, SSB_SPROM8_RAWTS, SSB_SPROM8_RAWTS_RAWTEMP, 
     3802+            SSB_SPROM8_RAWTS_RAWTEMP_SHIFT); 
     3803+       SPEX(measpower, SSB_SPROM8_RAWTS, SSB_SPROM8_RAWTS_MEASPOWER, 
     3804+            SSB_SPROM8_RAWTS_MEASPOWER_SHIFT); 
     3805+       SPEX(tempsense_slope, SSB_SPROM8_OPT_CORRX, 
     3806+            SSB_SPROM8_OPT_CORRX_TEMP_SLOPE, 
     3807+            SSB_SPROM8_OPT_CORRX_TEMP_SLOPE_SHIFT); 
     3808+       SPEX(tempcorrx, SSB_SPROM8_OPT_CORRX, SSB_SPROM8_OPT_CORRX_TEMPCORRX, 
     3809+            SSB_SPROM8_OPT_CORRX_TEMPCORRX_SHIFT); 
     3810+       SPEX(tempsense_option, SSB_SPROM8_OPT_CORRX, 
     3811+            SSB_SPROM8_OPT_CORRX_TEMP_OPTION, 
     3812+            SSB_SPROM8_OPT_CORRX_TEMP_OPTION_SHIFT); 
     3813+       SPEX(freqoffset_corr, SSB_SPROM8_HWIQ_IQSWP, 
     3814+            SSB_SPROM8_HWIQ_IQSWP_FREQ_CORR, 
     3815+            SSB_SPROM8_HWIQ_IQSWP_FREQ_CORR_SHIFT); 
     3816+       SPEX(iqcal_swp_dis, SSB_SPROM8_HWIQ_IQSWP, 
     3817+            SSB_SPROM8_HWIQ_IQSWP_IQCAL_SWP, 
     3818+            SSB_SPROM8_HWIQ_IQSWP_IQCAL_SWP_SHIFT); 
     3819+       SPEX(hw_iqcal_en, SSB_SPROM8_HWIQ_IQSWP, SSB_SPROM8_HWIQ_IQSWP_HW_IQCAL, 
     3820+            SSB_SPROM8_HWIQ_IQSWP_HW_IQCAL_SHIFT); 
     3821+ 
     3822+       SPEX(bw40po, SSB_SPROM8_BW40PO, ~0, 0); 
     3823+       SPEX(cddpo, SSB_SPROM8_CDDPO, ~0, 0); 
     3824+       SPEX(stbcpo, SSB_SPROM8_STBCPO, ~0, 0); 
     3825+       SPEX(bwduppo, SSB_SPROM8_BWDUPPO, ~0, 0); 
     3826+ 
     3827+       SPEX(tempthresh, SSB_SPROM8_THERMAL, SSB_SPROM8_THERMAL_TRESH, 
     3828+            SSB_SPROM8_THERMAL_TRESH_SHIFT); 
     3829+       SPEX(tempoffset, SSB_SPROM8_THERMAL, SSB_SPROM8_THERMAL_OFFSET, 
     3830+            SSB_SPROM8_THERMAL_OFFSET_SHIFT); 
     3831+       SPEX(phycal_tempdelta, SSB_SPROM8_TEMPDELTA, 
     3832+            SSB_SPROM8_TEMPDELTA_PHYCAL, 
     3833+            SSB_SPROM8_TEMPDELTA_PHYCAL_SHIFT); 
     3834+       SPEX(temps_period, SSB_SPROM8_TEMPDELTA, SSB_SPROM8_TEMPDELTA_PERIOD, 
     3835+            SSB_SPROM8_TEMPDELTA_PERIOD_SHIFT); 
     3836+       SPEX(temps_hysteresis, SSB_SPROM8_TEMPDELTA, 
     3837+            SSB_SPROM8_TEMPDELTA_HYSTERESIS, 
     3838+            SSB_SPROM8_TEMPDELTA_HYSTERESIS_SHIFT); 
     3839+} 
     3840+ 
     3841+/* 
     3842+ * Indicates the presence of external SPROM. 
     3843+ */ 
     3844+static bool bcma_sprom_ext_available(struct bcma_bus *bus) 
     3845+{ 
     3846+       u32 chip_status; 
     3847+       u32 srom_control; 
     3848+       u32 present_mask; 
     3849+ 
     3850+       if (bus->drv_cc.core->id.rev >= 31) { 
     3851+               if (!(bus->drv_cc.capabilities & BCMA_CC_CAP_SPROM)) 
     3852+                       return false; 
     3853+ 
     3854+               srom_control = bcma_read32(bus->drv_cc.core, 
     3855+                                          BCMA_CC_SROM_CONTROL); 
     3856+               return srom_control & BCMA_CC_SROM_CONTROL_PRESENT; 
     3857+       } 
     3858+ 
     3859+       /* older chipcommon revisions use chip status register */ 
     3860+       chip_status = bcma_read32(bus->drv_cc.core, BCMA_CC_CHIPSTAT); 
     3861+       switch (bus->chipinfo.id) { 
     3862+       case BCMA_CHIP_ID_BCM4313: 
     3863+               present_mask = BCMA_CC_CHIPST_4313_SPROM_PRESENT; 
     3864+               break; 
     3865+ 
     3866+       case BCMA_CHIP_ID_BCM4331: 
     3867+               present_mask = BCMA_CC_CHIPST_4331_SPROM_PRESENT; 
     3868+               break; 
     3869+ 
    38703870+       default: 
    38713871+               return true; 
     
    40464046 #define BCMA_CORE_CHIPCOMMON           0x800 
    40474047 #define BCMA_CORE_ILINE20              0x801 
    4048 @@ -125,6 +138,41 @@ struct bcma_host_ops { 
     4048@@ -121,10 +134,46 @@ struct bcma_host_ops { 
     4049 #define BCMA_CORE_I2S                  0x834 
     4050 #define BCMA_CORE_SDR_DDR1_MEM_CTL     0x835   /* SDR/DDR1 memory controller core */ 
     4051 #define BCMA_CORE_SHIM                 0x837   /* SHIM component in ubus/6362 */ 
     4052+#define BCMA_CORE_ARM_CR4              0x83e 
     4053 #define BCMA_CORE_DEFAULT              0xFFF 
    40494054  
    40504055 #define BCMA_MAX_NR_CORES              16 
     
    40884093        struct bcma_bus *bus; 
    40894094        struct bcma_device_id id; 
    4090 @@ -136,8 +184,10 @@ struct bcma_device { 
     4095@@ -136,8 +185,10 @@ struct bcma_device { 
    40914096        bool dev_registered; 
    40924097  
     
    40994104  
    41004105        void __iomem *io_addr; 
    4101 @@ -175,6 +225,12 @@ int __bcma_driver_register(struct bcma_d 
     4106@@ -175,6 +226,12 @@ int __bcma_driver_register(struct bcma_d 
    41024107  
    41034108 extern void bcma_driver_unregister(struct bcma_driver *drv); 
     
    41124117        /* The MMIO area. */ 
    41134118        void __iomem *mmio; 
    4114 @@ -191,14 +247,18 @@ struct bcma_bus { 
     4119@@ -191,14 +248,18 @@ struct bcma_bus { 
    41154120  
    41164121        struct bcma_chipinfo chipinfo; 
     
    41324137        /* We decided to share SPROM struct with SSB as long as we do not need 
    41334138         * any hacks for BCMA. This simplifies drivers code. */ 
    4134 @@ -282,6 +342,7 @@ static inline void bcma_maskset16(struct 
     4139@@ -282,6 +343,7 @@ static inline void bcma_maskset16(struct 
    41354140        bcma_write16(cc, offset, (bcma_read16(cc, offset) & mask) | set); 
    41364141 } 
     
    41404145 extern void bcma_core_disable(struct bcma_device *core, u32 flags); 
    41414146 extern int bcma_core_enable(struct bcma_device *core, u32 flags); 
    4142 @@ -289,6 +350,7 @@ extern void bcma_core_set_clockmode(stru 
     4147@@ -289,6 +351,7 @@ extern void bcma_core_set_clockmode(stru 
    41434148                                    enum bcma_clkmode clkmode); 
    41444149 extern void bcma_core_pll_ctl(struct bcma_device *core, u32 req, u32 status, 
     
    43254330 #define BCMA_CC_HW_WORKAROUND          0x01E4 /* Hardware workaround (rev >= 20) */ 
    43264331 #define BCMA_CC_UART0_DATA             0x0300 
    4327 @@ -240,7 +353,60 @@ 
     4332@@ -203,6 +316,9 @@ 
     4333 #define BCMA_CC_PMU_CTL                        0x0600 /* PMU control */ 
     4334 #define  BCMA_CC_PMU_CTL_ILP_DIV       0xFFFF0000 /* ILP div mask */ 
     4335 #define  BCMA_CC_PMU_CTL_ILP_DIV_SHIFT 16 
     4336+#define  BCMA_CC_PMU_CTL_RES           0x00006000 /* reset control mask */ 
     4337+#define  BCMA_CC_PMU_CTL_RES_SHIFT     13 
     4338+#define  BCMA_CC_PMU_CTL_RES_RELOAD    0x2     /* reload POR values */ 
     4339 #define  BCMA_CC_PMU_CTL_PLL_UPD       0x00000400 
     4340 #define  BCMA_CC_PMU_CTL_NOILPONW      0x00000200 /* No ILP on wait */ 
     4341 #define  BCMA_CC_PMU_CTL_HTREQEN       0x00000100 /* HT req enable */ 
     4342@@ -240,7 +356,60 @@ 
    43284343 #define BCMA_CC_PLLCTL_ADDR            0x0660 
    43294344 #define BCMA_CC_PLLCTL_DATA            0x0664 
     
    43874402 /* Divider allocation in 4716/47162/5356 */ 
    43884403 #define BCMA_CC_PMU5_MAINPLL_CPU       1 
    4389 @@ -256,6 +422,15 @@ 
     4404@@ -256,6 +425,15 @@ 
    43904405  
    43914406 /* 4706 PMU */ 
     
    44034418 /* ALP clock on pre-PMU chips */ 
    44044419 #define BCMA_CC_PMU_ALP_CLOCK          20000000 
    4405 @@ -284,6 +459,19 @@ 
     4420@@ -284,6 +462,19 @@ 
    44064421 #define BCMA_CC_PPL_PCHI_OFF           5 
    44074422 #define BCMA_CC_PPL_PCHI_MASK          0x0000003f 
     
    44234438 #define BCMA_CHIPCTL_4331_BT_COEXIST           BIT(0)  /* 0 disable */ 
    44244439 #define BCMA_CHIPCTL_4331_SECI                 BIT(1)  /* 0 SECI is disabled (JATG functional) */ 
    4425 @@ -297,9 +485,25 @@ 
     4440@@ -297,9 +488,25 @@ 
    44264441 #define BCMA_CHIPCTL_4331_OVR_PIPEAUXPWRDOWN   BIT(9)  /* override core control on pipe_AuxPowerDown */ 
    44274442 #define BCMA_CHIPCTL_4331_PCIE_AUXCLKEN                BIT(10) /* pcie_auxclkenable */ 
     
    44494464  * Check availability with ((struct bcma_chipcommon)->capabilities & BCMA_CC_CAP_PMU) 
    44504465  */ 
    4451 @@ -310,11 +514,35 @@ struct bcma_chipcommon_pmu { 
     4466@@ -310,11 +517,35 @@ struct bcma_chipcommon_pmu { 
    44524467  
    44534468 #ifdef CONFIG_BCMA_DRIVER_MIPS 
     
    44854500        void *regs; 
    44864501        unsigned long clockspeed; 
    4487 @@ -330,15 +558,30 @@ struct bcma_drv_cc { 
     4502@@ -330,15 +561,30 @@ struct bcma_drv_cc { 
    44884503        u32 capabilities; 
    44894504        u32 capabilities_ext; 
     
    45164531  
    45174532 /* Register access */ 
    4518 @@ -355,14 +598,16 @@ struct bcma_drv_cc { 
     4533@@ -355,14 +601,16 @@ struct bcma_drv_cc { 
    45194534        bcma_cc_write32(cc, offset, (bcma_cc_read32(cc, offset) & (mask)) | (set)) 
    45204535  
     
    45354550 void bcma_chipco_irq_mask(struct bcma_drv_cc *cc, u32 mask, u32 value); 
    45364551  
    4537 @@ -375,9 +620,12 @@ u32 bcma_chipco_gpio_outen(struct bcma_d 
     4552@@ -375,9 +623,12 @@ u32 bcma_chipco_gpio_outen(struct bcma_d 
    45384553 u32 bcma_chipco_gpio_control(struct bcma_drv_cc *cc, u32 mask, u32 value); 
    45394554 u32 bcma_chipco_gpio_intmask(struct bcma_drv_cc *cc, u32 mask, u32 value); 
     
    45484563 extern void bcma_chipco_pll_write(struct bcma_drv_cc *cc, u32 offset, 
    45494564                                  u32 value); 
    4550 @@ -387,5 +635,6 @@ extern void bcma_chipco_chipctl_maskset( 
     4565@@ -387,5 +638,6 @@ extern void bcma_chipco_chipctl_maskset( 
    45514566                                        u32 offset, u32 mask, u32 set); 
    45524567 extern void bcma_chipco_regctl_maskset(struct bcma_drv_cc *cc, 
     
    48634878 #define  BCMA_CLKCTLST_4328A0_HAVEHT   0x00010000 /* 4328a0 has reversed bits */ 
    48644879 #define  BCMA_CLKCTLST_4328A0_HAVEALP  0x00020000 /* 4328a0 has reversed bits */ 
    4865 @@ -56,4 +58,36 @@ 
     4880@@ -35,6 +37,7 @@ 
     4881 #define  BCMA_IOST_BIST_DONE           0x8000 
     4882 #define BCMA_RESET_CTL                 0x0800 
     4883 #define  BCMA_RESET_CTL_RESET          0x0001 
     4884+#define BCMA_RESET_ST                  0x0804 
     4885  
     4886 /* BCMA PCI config space registers. */ 
     4887 #define BCMA_PCI_PMCSR                 0x44 
     4888@@ -56,4 +59,36 @@ 
    48664889 #define  BCMA_PCI_GPIO_XTAL            0x40    /* PCI config space GPIO 14 for Xtal powerup */ 
    48674890 #define  BCMA_PCI_GPIO_PLL             0x80    /* PCI config space GPIO 15 for PLL powerdown */ 
  • trunk/target/linux/generic/patches-3.3/604-netfilter_conntrack_flush.patch

    r35330 r36468  
    11--- a/net/netfilter/nf_conntrack_standalone.c 
    22+++ b/net/netfilter/nf_conntrack_standalone.c 
    3 @@ -267,10 +267,34 @@ static int ct_open(struct inode *inode,  
     3@@ -267,10 +267,34 @@ static int ct_open(struct inode *inode, 
    44                        sizeof(struct ct_iter_state)); 
    55 } 
  • trunk/target/linux/generic/patches-3.6/020-ssb_update.patch

    r36367 r36468  
    717717--- a/drivers/ssb/driver_mipscore.c 
    718718+++ b/drivers/ssb/driver_mipscore.c 
    719 @@ -178,9 +178,9 @@ static void ssb_mips_serial_init(struct  
     719@@ -178,9 +178,9 @@ static void ssb_mips_serial_init(struct 
    720720 { 
    721721        struct ssb_bus *bus = mcore->dev->bus; 
  • trunk/target/linux/generic/patches-3.6/025-bcma_backport.patch

    r36367 r36468  
    10761076                printk(" %s%s", irq_name[i], i == irq ? "*" : " "); 
    10771077        printk("\n"); 
    1078 @@ -171,7 +194,7 @@ u32 bcma_cpu_clock(struct bcma_drv_mips  
     1078@@ -171,7 +194,7 @@ u32 bcma_cpu_clock(struct bcma_drv_mips 
    10791079        struct bcma_bus *bus = mcore->core->bus; 
    10801080  
     
    12621262        pcicore_write32(pc, BCMA_CORE_PCI_MDIO_CONTROL, 0); 
    12631263        return ret; 
    1264 @@ -132,7 +132,7 @@ static void bcma_pcie_mdio_write(struct  
     1264@@ -132,7 +132,7 @@ static void bcma_pcie_mdio_write(struct 
    12651265                v = pcicore_read32(pc, BCMA_CORE_PCI_MDIO_CONTROL); 
    12661266                if (v & BCMA_CORE_PCI_MDIOCTL_ACCESS_DONE) 
     
    16501650 struct bcma_device; 
    16511651 struct bcma_bus; 
    1652 @@ -157,6 +157,7 @@ struct bcma_host_ops { 
     1652@@ -134,6 +134,7 @@ struct bcma_host_ops { 
     1653 #define BCMA_CORE_I2S                  0x834 
     1654 #define BCMA_CORE_SDR_DDR1_MEM_CTL     0x835   /* SDR/DDR1 memory controller core */ 
     1655 #define BCMA_CORE_SHIM                 0x837   /* SHIM component in ubus/6362 */ 
     1656+#define BCMA_CORE_ARM_CR4              0x83e 
     1657 #define BCMA_CORE_DEFAULT              0xFFF 
     1658  
     1659 #define BCMA_MAX_NR_CORES              16 
     1660@@ -157,6 +158,7 @@ struct bcma_host_ops { 
    16531661  
    16541662 /* Chip IDs of SoCs */ 
     
    16581666 #define  BCMA_PKG_ID_BCM4716   8 
    16591667 #define  BCMA_PKG_ID_BCM4717   9 
    1660 @@ -166,7 +167,11 @@ struct bcma_host_ops { 
     1668@@ -166,7 +168,11 @@ struct bcma_host_ops { 
    16611669 #define BCMA_CHIP_ID_BCM4749   0x4749 
    16621670 #define BCMA_CHIP_ID_BCM5356   0x5356 
     
    16701678 struct bcma_device { 
    16711679        struct bcma_bus *bus; 
    1672 @@ -251,7 +256,7 @@ struct bcma_bus { 
     1680@@ -251,7 +257,7 @@ struct bcma_bus { 
    16731681        u8 num; 
    16741682  
     
    16791687        struct bcma_drv_gmac_cmn drv_gmac_cmn; 
    16801688  
    1681 @@ -345,6 +350,7 @@ extern void bcma_core_set_clockmode(stru 
     1689@@ -345,6 +351,7 @@ extern void bcma_core_set_clockmode(stru 
    16821690                                    enum bcma_clkmode clkmode); 
    16831691 extern void bcma_core_pll_ctl(struct bcma_device *core, u32 req, u32 status, 
     
    17381746 #define BCMA_CC_HW_WORKAROUND          0x01E4 /* Hardware workaround (rev >= 20) */ 
    17391747 #define BCMA_CC_UART0_DATA             0x0300 
    1740 @@ -325,6 +353,60 @@ 
     1748@@ -288,6 +316,9 @@ 
     1749 #define BCMA_CC_PMU_CTL                        0x0600 /* PMU control */ 
     1750 #define  BCMA_CC_PMU_CTL_ILP_DIV       0xFFFF0000 /* ILP div mask */ 
     1751 #define  BCMA_CC_PMU_CTL_ILP_DIV_SHIFT 16 
     1752+#define  BCMA_CC_PMU_CTL_RES           0x00006000 /* reset control mask */ 
     1753+#define  BCMA_CC_PMU_CTL_RES_SHIFT     13 
     1754+#define  BCMA_CC_PMU_CTL_RES_RELOAD    0x2     /* reload POR values */ 
     1755 #define  BCMA_CC_PMU_CTL_PLL_UPD       0x00000400 
     1756 #define  BCMA_CC_PMU_CTL_NOILPONW      0x00000200 /* No ILP on wait */ 
     1757 #define  BCMA_CC_PMU_CTL_HTREQEN       0x00000100 /* HT req enable */ 
     1758@@ -325,6 +356,60 @@ 
    17411759 #define BCMA_CC_PLLCTL_ADDR            0x0660 
    17421760 #define BCMA_CC_PLLCTL_DATA            0x0664 
     
    17991817 /* Divider allocation in 4716/47162/5356 */ 
    18001818 #define BCMA_CC_PMU5_MAINPLL_CPU       1 
    1801 @@ -415,6 +497,13 @@ 
     1819@@ -415,6 +500,13 @@ 
    18021820 /* 4313 Chip specific ChipControl register bits */ 
    18031821 #define BCMA_CCTRL_4313_12MA_LED_DRIVE         0x00000007      /* 12 mA drive strengh for later 4313 */ 
     
    18131831  * Check availability with ((struct bcma_chipcommon)->capabilities & BCMA_CC_CAP_PMU) 
    18141832  */ 
    1815 @@ -425,11 +514,35 @@ struct bcma_chipcommon_pmu { 
     1833@@ -425,11 +517,35 @@ struct bcma_chipcommon_pmu { 
    18161834  
    18171835 #ifdef CONFIG_BCMA_DRIVER_MIPS 
     
    18491867        void *regs; 
    18501868        unsigned long clockspeed; 
    1851 @@ -445,15 +558,30 @@ struct bcma_drv_cc { 
     1869@@ -445,15 +561,30 @@ struct bcma_drv_cc { 
    18521870        u32 capabilities; 
    18531871        u32 capabilities_ext; 
     
    18801898  
    18811899 /* Register access */ 
    1882 @@ -470,14 +598,16 @@ struct bcma_drv_cc { 
     1900@@ -470,14 +601,16 @@ struct bcma_drv_cc { 
    18831901        bcma_cc_write32(cc, offset, (bcma_cc_read32(cc, offset) & (mask)) | (set)) 
    18841902  
     
    18991917 void bcma_chipco_irq_mask(struct bcma_drv_cc *cc, u32 mask, u32 value); 
    19001918  
    1901 @@ -490,9 +620,12 @@ u32 bcma_chipco_gpio_outen(struct bcma_d 
     1919@@ -490,9 +623,12 @@ u32 bcma_chipco_gpio_outen(struct bcma_d 
    19021920 u32 bcma_chipco_gpio_control(struct bcma_drv_cc *cc, u32 mask, u32 value); 
    19031921 u32 bcma_chipco_gpio_intmask(struct bcma_drv_cc *cc, u32 mask, u32 value); 
     
    19471965 #define  BCMA_CLKCTLST_4328A0_HAVEHT   0x00010000 /* 4328a0 has reversed bits */ 
    19481966 #define  BCMA_CLKCTLST_4328A0_HAVEALP  0x00020000 /* 4328a0 has reversed bits */ 
    1949 @@ -83,4 +85,9 @@ 
     1967@@ -35,6 +37,7 @@ 
     1968 #define  BCMA_IOST_BIST_DONE           0x8000 
     1969 #define BCMA_RESET_CTL                 0x0800 
     1970 #define  BCMA_RESET_CTL_RESET          0x0001 
     1971+#define BCMA_RESET_ST                  0x0804 
     1972  
     1973 /* BCMA PCI config space registers. */ 
     1974 #define BCMA_PCI_PMCSR                 0x44 
     1975@@ -83,4 +86,9 @@ 
    19501976                                                         * (2 ZettaBytes), high 32 bits 
    19511977                                                         */ 
  • trunk/target/linux/generic/patches-3.6/474-mtd_mp25p80_add_pm25lq032.patch

    r36296 r36468  
    11--- a/drivers/mtd/devices/m25p80.c 
    22+++ b/drivers/mtd/devices/m25p80.c 
    3 @@ -682,6 +682,7 @@ 
     3@@ -668,6 +668,7 @@ static const struct spi_device_id m25p_i 
    44        /* PMC -- pm25x "blocks" are 32K, sectors are 4K */ 
    55        { "pm25lv512", INFO(0, 0, 32 * 1024, 2, SECT_4K_PMC) }, 
  • trunk/target/linux/generic/patches-3.6/476-mtd-m25p80-allow-to-disable-small-sector-erase.patch

    r35440 r36468  
    3131  
    3232 struct m25p { 
    33 @@ -903,7 +909,7 @@ static int __devinit m25p_probe(struct s 
     33@@ -904,7 +910,7 @@ static int __devinit m25p_probe(struct s 
    3434                flash->mtd._write = m25p80_write; 
    3535  
  • trunk/target/linux/generic/patches-3.6/950-vm_exports.patch

    r35440 r36468  
    11--- a/mm/shmem.c 
    22+++ b/mm/shmem.c 
    3 @@ -2914,6 +2914,16 @@ EXPORT_SYMBOL_GPL(shmem_truncate_range); 
     3@@ -2920,6 +2920,16 @@ EXPORT_SYMBOL_GPL(shmem_truncate_range); 
    44  
    55 /* common code */ 
     
    1818  * shmem_file_setup - get an unlinked file living in tmpfs 
    1919  * @name: name for dentry (to be seen in /proc/<pid>/maps 
    20 @@ -2991,11 +3001,8 @@ int shmem_zero_setup(struct vm_area_stru 
     20@@ -2997,11 +3007,8 @@ int shmem_zero_setup(struct vm_area_stru 
    2121        if (IS_ERR(file)) 
    2222                return PTR_ERR(file); 
  • trunk/target/linux/generic/patches-3.7/020-ssb_update.patch

    r36367 r36468  
    717717--- a/drivers/ssb/driver_mipscore.c 
    718718+++ b/drivers/ssb/driver_mipscore.c 
    719 @@ -178,9 +178,9 @@ static void ssb_mips_serial_init(struct  
     719@@ -178,9 +178,9 @@ static void ssb_mips_serial_init(struct 
    720720 { 
    721721        struct ssb_bus *bus = mcore->dev->bus; 
  • trunk/target/linux/generic/patches-3.7/025-bcma_backport.patch

    r36367 r36468  
    367367--- a/drivers/bcma/driver_chipcommon_nflash.c 
    368368+++ b/drivers/bcma/driver_chipcommon_nflash.c 
    369 @@ -32,6 +32,9 @@ int bcma_nflash_init(struct bcma_drv_cc  
     369@@ -32,6 +32,9 @@ int bcma_nflash_init(struct bcma_drv_cc 
    370370        } 
    371371  
     
    394394 void bcma_chipco_pll_write(struct bcma_drv_cc *cc, u32 offset, u32 value) 
    395395 { 
    396 @@ -144,7 +145,7 @@ static void bcma_pmu_workarounds(struct  
     396@@ -144,7 +145,7 @@ static void bcma_pmu_workarounds(struct 
    397397        } 
    398398 } 
     
    663663 }; 
    664664  
    665 @@ -84,6 +111,8 @@ int bcma_sflash_init(struct bcma_drv_cc  
     665@@ -84,6 +111,8 @@ int bcma_sflash_init(struct bcma_drv_cc 
    666666                                        break; 
    667667                        } 
     
    672672                        for (e = bcma_sflash_st_tbl; e->name; e++) { 
    673673                                if (e->id == id) 
    674 @@ -116,7 +145,7 @@ int bcma_sflash_init(struct bcma_drv_cc  
     674@@ -116,7 +145,7 @@ int bcma_sflash_init(struct bcma_drv_cc 
    675675                return -ENOTSUPP; 
    676676        } 
     
    886886                printk(" %s%s", irq_name[i], i == irq ? "*" : " "); 
    887887        printk("\n"); 
    888 @@ -171,7 +194,7 @@ u32 bcma_cpu_clock(struct bcma_drv_mips  
     888@@ -171,7 +194,7 @@ u32 bcma_cpu_clock(struct bcma_drv_mips 
    889889        struct bcma_bus *bus = mcore->core->bus; 
    890890  
     
    12891289--- a/include/linux/bcma/bcma.h 
    12901290+++ b/include/linux/bcma/bcma.h 
    1291 @@ -157,6 +157,7 @@ struct bcma_host_ops { 
     1291@@ -134,6 +134,7 @@ struct bcma_host_ops { 
     1292 #define BCMA_CORE_I2S                  0x834 
     1293 #define BCMA_CORE_SDR_DDR1_MEM_CTL     0x835   /* SDR/DDR1 memory controller core */ 
     1294 #define BCMA_CORE_SHIM                 0x837   /* SHIM component in ubus/6362 */ 
     1295+#define BCMA_CORE_ARM_CR4              0x83e 
     1296 #define BCMA_CORE_DEFAULT              0xFFF 
     1297  
     1298 #define BCMA_MAX_NR_CORES              16 
     1299@@ -157,6 +158,7 @@ struct bcma_host_ops { 
    12921300  
    12931301 /* Chip IDs of SoCs */ 
     
    12971305 #define  BCMA_PKG_ID_BCM4716   8 
    12981306 #define  BCMA_PKG_ID_BCM4717   9 
    1299 @@ -166,7 +167,11 @@ struct bcma_host_ops { 
     1307@@ -166,7 +168,11 @@ struct bcma_host_ops { 
    13001308 #define BCMA_CHIP_ID_BCM4749   0x4749 
    13011309 #define BCMA_CHIP_ID_BCM5356   0x5356 
     
    13091317 struct bcma_device { 
    13101318        struct bcma_bus *bus; 
    1311 @@ -251,7 +256,7 @@ struct bcma_bus { 
     1319@@ -251,7 +257,7 @@ struct bcma_bus { 
    13121320        u8 num; 
    13131321  
     
    13181326        struct bcma_drv_gmac_cmn drv_gmac_cmn; 
    13191327  
    1320 @@ -345,6 +350,7 @@ extern void bcma_core_set_clockmode(stru 
     1328@@ -345,6 +351,7 @@ extern void bcma_core_set_clockmode(stru 
    13211329                                    enum bcma_clkmode clkmode); 
    13221330 extern void bcma_core_pll_ctl(struct bcma_device *core, u32 req, u32 status, 
     
    13461354 #define  BCMA_CC_JCMD_START            0x80000000 
    13471355 #define  BCMA_CC_JCMD_BUSY             0x80000000 
    1348 @@ -510,6 +514,7 @@ struct bcma_chipcommon_pmu { 
     1356@@ -312,6 +316,9 @@ 
     1357 #define BCMA_CC_PMU_CTL                        0x0600 /* PMU control */ 
     1358 #define  BCMA_CC_PMU_CTL_ILP_DIV       0xFFFF0000 /* ILP div mask */ 
     1359 #define  BCMA_CC_PMU_CTL_ILP_DIV_SHIFT 16 
     1360+#define  BCMA_CC_PMU_CTL_RES           0x00006000 /* reset control mask */ 
     1361+#define  BCMA_CC_PMU_CTL_RES_SHIFT     13 
     1362+#define  BCMA_CC_PMU_CTL_RES_RELOAD    0x2     /* reload POR values */ 
     1363 #define  BCMA_CC_PMU_CTL_PLL_UPD       0x00000400 
     1364 #define  BCMA_CC_PMU_CTL_NOILPONW      0x00000200 /* No ILP on wait */ 
     1365 #define  BCMA_CC_PMU_CTL_HTREQEN       0x00000100 /* HT req enable */ 
     1366@@ -510,6 +517,7 @@ struct bcma_chipcommon_pmu { 
    13491367  
    13501368 #ifdef CONFIG_BCMA_DRIVER_MIPS 
     
    13541372        u32 window; 
    13551373        u32 window_size; 
    1356 @@ -532,6 +537,7 @@ struct mtd_info; 
     1374@@ -532,6 +540,7 @@ struct mtd_info; 
    13571375  
    13581376 struct bcma_nflash { 
     
    13621380        struct mtd_info *mtd; 
    13631381 }; 
    1364 @@ -552,6 +558,7 @@ struct bcma_drv_cc { 
     1382@@ -552,6 +561,7 @@ struct bcma_drv_cc { 
    13651383        u32 capabilities; 
    13661384        u32 capabilities_ext; 
     
    13701388        u16 fast_pwrup_delay; 
    13711389        struct bcma_chipcommon_pmu pmu; 
    1372 @@ -567,6 +574,14 @@ struct bcma_drv_cc { 
     1390@@ -567,6 +577,14 @@ struct bcma_drv_cc { 
    13731391        int nr_serial_ports; 
    13741392        struct bcma_serial_port serial_ports[4]; 
     
    13851403  
    13861404 /* Register access */ 
    1387 @@ -583,14 +598,16 @@ struct bcma_drv_cc { 
     1405@@ -583,14 +601,16 @@ struct bcma_drv_cc { 
    13881406        bcma_cc_write32(cc, offset, (bcma_cc_read32(cc, offset) & (mask)) | (set)) 
    13891407  
     
    14041422 void bcma_chipco_irq_mask(struct bcma_drv_cc *cc, u32 mask, u32 value); 
    14051423  
    1406 @@ -603,9 +620,12 @@ u32 bcma_chipco_gpio_outen(struct bcma_d 
     1424@@ -603,9 +623,12 @@ u32 bcma_chipco_gpio_outen(struct bcma_d 
    14071425 u32 bcma_chipco_gpio_control(struct bcma_drv_cc *cc, u32 mask, u32 value); 
    14081426 u32 bcma_chipco_gpio_intmask(struct bcma_drv_cc *cc, u32 mask, u32 value); 
     
    14381456--- a/include/linux/bcma/bcma_regs.h 
    14391457+++ b/include/linux/bcma/bcma_regs.h 
    1440 @@ -85,6 +85,9 @@ 
     1458@@ -37,6 +37,7 @@ 
     1459 #define  BCMA_IOST_BIST_DONE           0x8000 
     1460 #define BCMA_RESET_CTL                 0x0800 
     1461 #define  BCMA_RESET_CTL_RESET          0x0001 
     1462+#define BCMA_RESET_ST                  0x0804 
     1463  
     1464 /* BCMA PCI config space registers. */ 
     1465 #define BCMA_PCI_PMCSR                 0x44 
     1466@@ -85,6 +86,9 @@ 
    14411467                                                         * (2 ZettaBytes), high 32 bits 
    14421468                                                         */ 
  • trunk/target/linux/generic/patches-3.7/474-mtd_mp25p80_add_pm25lq032.patch

    r36296 r36468  
    11--- a/drivers/mtd/devices/m25p80.c 
    22+++ b/drivers/mtd/devices/m25p80.c 
    3 @@ -682,6 +682,7 @@ 
     3@@ -676,6 +676,7 @@ static const struct spi_device_id m25p_i 
    44        /* PMC -- pm25x "blocks" are 32K, sectors are 4K */ 
    55        { "pm25lv512", INFO(0, 0, 32 * 1024, 2, SECT_4K_PMC) }, 
  • trunk/target/linux/generic/patches-3.7/476-mtd-m25p80-allow-to-disable-small-sector-erase.patch

    r35390 r36468  
    3131  
    3232 struct m25p { 
    33 @@ -915,7 +921,7 @@ static int __devinit m25p_probe(struct s 
     33@@ -916,7 +922,7 @@ static int __devinit m25p_probe(struct s 
    3434                flash->mtd._write = m25p80_write; 
    3535  
  • trunk/target/linux/generic/patches-3.8/025-bcma_backport.patch

    r36453 r36468  
    650650 #define  BCMA_CC_JCMD_START            0x80000000 
    651651 #define  BCMA_CC_JCMD_BUSY             0x80000000 
    652 @@ -606,6 +607,8 @@ void bcma_chipco_bcm4331_ext_pa_lines_ct 
     652@@ -315,6 +316,9 @@ 
     653 #define BCMA_CC_PMU_CTL                        0x0600 /* PMU control */ 
     654 #define  BCMA_CC_PMU_CTL_ILP_DIV       0xFFFF0000 /* ILP div mask */ 
     655 #define  BCMA_CC_PMU_CTL_ILP_DIV_SHIFT 16 
     656+#define  BCMA_CC_PMU_CTL_RES           0x00006000 /* reset control mask */ 
     657+#define  BCMA_CC_PMU_CTL_RES_SHIFT     13 
     658+#define  BCMA_CC_PMU_CTL_RES_RELOAD    0x2     /* reload POR values */ 
     659 #define  BCMA_CC_PMU_CTL_PLL_UPD       0x00000400 
     660 #define  BCMA_CC_PMU_CTL_NOILPONW      0x00000200 /* No ILP on wait */ 
     661 #define  BCMA_CC_PMU_CTL_HTREQEN       0x00000100 /* HT req enable */ 
     662@@ -606,6 +610,8 @@ void bcma_chipco_bcm4331_ext_pa_lines_ct 
    653663  
    654664 extern u32 bcma_chipco_watchdog_timer_set(struct bcma_drv_cc *cc, u32 ticks); 
     
    794804        default: 
    795805                bcma_err(bus, "Unknown spuravoidance settings for chip 0x%04X, not changing PLL\n", 
     806--- a/include/linux/bcma/bcma.h 
     807+++ b/include/linux/bcma/bcma.h 
     808@@ -134,6 +134,7 @@ struct bcma_host_ops { 
     809 #define BCMA_CORE_I2S                  0x834 
     810 #define BCMA_CORE_SDR_DDR1_MEM_CTL     0x835   /* SDR/DDR1 memory controller core */ 
     811 #define BCMA_CORE_SHIM                 0x837   /* SHIM component in ubus/6362 */ 
     812+#define BCMA_CORE_ARM_CR4              0x83e 
     813 #define BCMA_CORE_DEFAULT              0xFFF 
     814  
     815 #define BCMA_MAX_NR_CORES              16 
     816--- a/include/linux/bcma/bcma_regs.h 
     817+++ b/include/linux/bcma/bcma_regs.h 
     818@@ -37,6 +37,7 @@ 
     819 #define  BCMA_IOST_BIST_DONE           0x8000 
     820 #define BCMA_RESET_CTL                 0x0800 
     821 #define  BCMA_RESET_CTL_RESET          0x0001 
     822+#define BCMA_RESET_ST                  0x0804 
     823  
     824 /* BCMA PCI config space registers. */ 
     825 #define BCMA_PCI_PMCSR                 0x44 
Note: See TracChangeset for help on using the changeset viewer.