Changeset 35878


Ignore:
Timestamp:
2013-03-04T12:48:15+01:00 (5 years ago)
Author:
juhosg
Message:

ar71xx: use backported QCA955x patches

Signed-off-by: Gabor Juhos <juhosg@…>

Location:
trunk/target/linux/ar71xx
Files:
8 added
5 deleted
8 edited
7 moved

Legend:

Unmodified
Added
Removed
  • trunk/target/linux/ar71xx/files/arch/mips/ath79/dev-eth.c

    r35394 r35878  
    440440                .name   = "mac_irq", 
    441441                .flags  = IORESOURCE_IRQ, 
    442                 .start  = ATH79_CPU_IRQ_GE0, 
    443                 .end    = ATH79_CPU_IRQ_GE0, 
     442                .start  = ATH79_CPU_IRQ(4), 
     443                .end    = ATH79_CPU_IRQ(4), 
    444444        }, 
    445445}; 
     
    468468                .name   = "mac_irq", 
    469469                .flags  = IORESOURCE_IRQ, 
    470                 .start  = ATH79_CPU_IRQ_GE1, 
    471                 .end    = ATH79_CPU_IRQ_GE1, 
     470                .start  = ATH79_CPU_IRQ(5), 
     471                .end    = ATH79_CPU_IRQ(5), 
    472472        }, 
    473473}; 
  • trunk/target/linux/ar71xx/patches-3.8/029-MIPS-ath79-add-SoC-detection-code-for-the-QCA955X-So.patch

    r35877 r35878  
    1 From 3c3c0eccf63b12fea98fd0eb65d0ccf69a7c5a57 Mon Sep 17 00:00:00 2001 
     1From f48780829e9de625cb7fa0850fc31d050da6adeb Mon Sep 17 00:00:00 2001 
    22From: Gabor Juhos <juhosg@openwrt.org> 
    3 Date: Sun, 24 Jun 2012 13:42:16 +0200 
    4 Subject: [PATCH 17/34] MIPS: ath79: add SoC detection code for the QCA9558 SoC 
     3Date: Fri, 15 Feb 2013 13:38:16 +0000 
     4Subject: [PATCH] MIPS: ath79: add SoC detection code for the QCA955X SoCs 
    55 
     6commit 2e6c91e392fd7be2ef0ba1e9a20e0ebe8ab79cf3 upstream. 
     7 
     8Also add 'soc_is_qca955[68x]' helper functions 
     9and a Kconfig symbol for the SoC family. 
     10 
     11Cc: Rodriguez, Luis <rodrigue@qca.qualcomm.com> 
     12Cc: Giori, Kathy <kgiori@qca.qualcomm.com> 
     13Cc: QCA Linux Team <qca-linux-team@qca.qualcomm.com> 
    614Signed-off-by: Gabor Juhos <juhosg@openwrt.org> 
     15Patchwork: http://patchwork.linux-mips.org/patch/4943/ 
     16Signed-off-by: John Crispin <blogic@openwrt.org> 
    717--- 
    818 arch/mips/ath79/Kconfig                        |    4 ++++ 
    9  arch/mips/ath79/setup.c                        |   12 +++++++++++- 
     19 arch/mips/ath79/setup.c                        |   18 +++++++++++++++++- 
    1020 arch/mips/include/asm/mach-ath79/ar71xx_regs.h |    2 ++ 
    11  arch/mips/include/asm/mach-ath79/ath79.h       |   11 +++++++++++ 
    12  4 files changed, 28 insertions(+), 1 deletions(-) 
     21 arch/mips/include/asm/mach-ath79/ath79.h       |   17 +++++++++++++++++ 
     22 4 files changed, 40 insertions(+), 1 deletion(-) 
    1323 
    1424--- a/arch/mips/ath79/Kconfig 
     
    2737--- a/arch/mips/ath79/setup.c 
    2838+++ b/arch/mips/ath79/setup.c 
    29 @@ -164,13 +164,23 @@ static void __init ath79_detect_sys_type 
     39@@ -164,13 +164,29 @@ static void __init ath79_detect_sys_type 
    3040                rev = id & AR934X_REV_ID_REVISION_MASK; 
    3141                break; 
    3242  
     43+       case REV_ID_MAJOR_QCA9556: 
     44+               ath79_soc = ATH79_SOC_QCA9556; 
     45+               chip = "9556"; 
     46+               rev = id & QCA955X_REV_ID_REVISION_MASK; 
     47+               break; 
     48+ 
    3349+       case REV_ID_MAJOR_QCA9558: 
    3450+               ath79_soc = ATH79_SOC_QCA9558; 
    3551+               chip = "9558"; 
    36 +               rev = id & AR944X_REV_ID_REVISION_MASK; 
     52+               rev = id & QCA955X_REV_ID_REVISION_MASK; 
    3753+               break; 
    3854+ 
     
    5470--- a/arch/mips/include/asm/mach-ath79/ar71xx_regs.h 
    5571+++ b/arch/mips/include/asm/mach-ath79/ar71xx_regs.h 
    56 @@ -391,6 +391,8 @@ 
     72@@ -392,6 +392,8 @@ 
    5773  
    5874 #define AR934X_REV_ID_REVISION_MASK     0xf 
    5975  
    60 +#define AR944X_REV_ID_REVISION_MASK    0xf 
     76+#define QCA955X_REV_ID_REVISION_MASK   0xf 
    6177+ 
    6278 /* 
     
    6581--- a/arch/mips/include/asm/mach-ath79/ath79.h 
    6682+++ b/arch/mips/include/asm/mach-ath79/ath79.h 
    67 @@ -32,6 +32,7 @@ enum ath79_soc_type { 
     83@@ -32,6 +32,8 @@ enum ath79_soc_type { 
    6884        ATH79_SOC_AR9341, 
    6985        ATH79_SOC_AR9342, 
    7086        ATH79_SOC_AR9344, 
     87+       ATH79_SOC_QCA9556, 
    7188+       ATH79_SOC_QCA9558, 
    7289 }; 
    7390  
    7491 extern enum ath79_soc_type ath79_soc; 
    75 @@ -98,6 +99,16 @@ static inline int soc_is_ar934x(void) 
     92@@ -98,6 +100,21 @@ static inline int soc_is_ar934x(void) 
    7693        return soc_is_ar9341() || soc_is_ar9342() || soc_is_ar9344(); 
    7794 } 
    7895  
     96+static inline int soc_is_qca9556(void) 
     97+{ 
     98+       return ath79_soc == ATH79_SOC_QCA9556; 
     99+} 
     100+ 
    79101+static inline int soc_is_qca9558(void) 
    80102+{ 
     
    84106+static inline int soc_is_qca955x(void) 
    85107+{ 
    86 +       return soc_is_qca9558(); 
     108+       return soc_is_qca9556() || soc_is_qca9558(); 
    87109+} 
    88110+ 
  • trunk/target/linux/ar71xx/patches-3.8/030-MIPS-ath79-add-clock-setup-code-for-the-QCA955X-SoCs.patch

    r35877 r35878  
    1 From f465a16766a015a31d4e83af1ad62cc718d64f5a Mon Sep 17 00:00:00 2001 
     1From 64d8592fd1f7265de8b31dbf294928eaf9983db5 Mon Sep 17 00:00:00 2001 
    22From: Gabor Juhos <juhosg@openwrt.org> 
    3 Date: Sun, 24 Jun 2012 13:43:08 +0200 
    4 Subject: [PATCH 18/34] MIPS: ath79: add clock setup for the QCA955X SoCs 
     3Date: Fri, 15 Feb 2013 13:38:17 +0000 
     4Subject: [PATCH] MIPS: ath79: add clock setup code for the QCA955X SoCs 
    55 
     6commit 41583c05c15cd3adb848f9ee8316bf8084c961cb upstream. 
     7 
     8The patch adds code to get various clock frequencies 
     9from the PLLs used in the QCA955x SoCs. 
     10 
     11Cc: Rodriguez, Luis <rodrigue@qca.qualcomm.com> 
     12Cc: Giori, Kathy <kgiori@qca.qualcomm.com> 
     13Cc: QCA Linux Team <qca-linux-team@qca.qualcomm.com> 
    614Signed-off-by: Gabor Juhos <juhosg@openwrt.org> 
     15Patchwork: http://patchwork.linux-mips.org/patch/4945/ 
     16Signed-off-by: John Crispin <blogic@openwrt.org> 
    717--- 
    818 arch/mips/ath79/clock.c                        |   78 ++++++++++++++++++++++++ 
    919 arch/mips/include/asm/mach-ath79/ar71xx_regs.h |   39 ++++++++++++ 
    10  2 files changed, 117 insertions(+), 0 deletions(-) 
     20 2 files changed, 117 insertions(+) 
    1121 
    1222--- a/arch/mips/ath79/clock.c 
  • trunk/target/linux/ar71xx/patches-3.8/031-MIPS-ath79-add-IRQ-handling-code-for-the-QCA955X-SoC.patch

    r35877 r35878  
    1 From 5d0de52f8e36916485a61b820916b71b5d918e6f Mon Sep 17 00:00:00 2001 
     1From f1c0239d61d6d43469133d144e458f485b6cbda6 Mon Sep 17 00:00:00 2001 
    22From: Gabor Juhos <juhosg@openwrt.org> 
    3 Date: Sun, 24 Jun 2012 13:44:23 +0200 
    4 Subject: [PATCH 19/34] MIPS: ath79: add IRQ handling code for the QCA955X SoCs 
    5  
     3Date: Fri, 15 Feb 2013 18:53:47 +0000 
     4Subject: [PATCH] MIPS: ath79: add IRQ handling code for the QCA955X SoCs 
     5 
     6commit 53330332f176eaa9567481c69bbad8b2176b4eb5 upstream. 
     7 
     8The IRQ routing in the QCA955x SoCs is slightly 
     9different from the routing implemented in the 
     10already supported SoCs. 
     11 
     12Cc: Rodriguez, Luis <rodrigue@qca.qualcomm.com> 
     13Cc: Giori, Kathy <kgiori@qca.qualcomm.com> 
     14Cc: QCA Linux Team <qca-linux-team@qca.qualcomm.com> 
    615Signed-off-by: Gabor Juhos <juhosg@openwrt.org> 
     16Patchwork: http://patchwork.linux-mips.org/patch/4955/ 
     17Signed-off-by: John Crispin <blogic@openwrt.org> 
    718--- 
    819 arch/mips/ath79/irq.c                          |  110 ++++++++++++++++++++++-- 
    920 arch/mips/include/asm/mach-ath79/ar71xx_regs.h |   32 +++++++ 
    10  arch/mips/include/asm/mach-ath79/irq.h         |    9 ++- 
    11  3 files changed, 142 insertions(+), 9 deletions(-) 
     21 arch/mips/include/asm/mach-ath79/irq.h         |    6 +- 
     22 3 files changed, 140 insertions(+), 8 deletions(-) 
    1223 
    1324--- a/arch/mips/ath79/irq.c 
     
    2637                BUG(); 
    2738@@ -150,6 +153,88 @@ static void ar934x_ip2_irq_init(void) 
    28         irq_set_chained_handler(ATH79_CPU_IRQ_IP2, ar934x_ip2_irq_dispatch); 
     39        irq_set_chained_handler(ATH79_CPU_IRQ(2), ar934x_ip2_irq_dispatch); 
    2940 } 
    3041  
     
    4960+ 
    5061+       if (status & QCA955X_EXT_INT_WMAC_ALL) { 
    51 +               /* TODO: flsuh DDR? */ 
     62+               /* TODO: flush DDR? */ 
    5263+               generic_handle_irq(ATH79_IP2_IRQ(1)); 
    5364+       } 
     
    7990+ 
    8091+       if (status & QCA955X_EXT_INT_USB2) { 
    81 +               /* TODO: flsuh DDR? */ 
     92+               /* TODO: flush DDR? */ 
    8293+               generic_handle_irq(ATH79_IP3_IRQ(1)); 
    8394+       } 
     
    101112+                                        handle_level_irq); 
    102113+ 
    103 +       irq_set_chained_handler(ATH79_CPU_IRQ_IP2, qca955x_ip2_irq_dispatch); 
     114+       irq_set_chained_handler(ATH79_CPU_IRQ(2), qca955x_ip2_irq_dispatch); 
    104115+ 
    105116+       for (i = ATH79_IP3_IRQ_BASE; 
     
    108119+                                        handle_level_irq); 
    109120+ 
    110 +       irq_set_chained_handler(ATH79_CPU_IRQ_IP3, qca955x_ip3_irq_dispatch); 
     121+       irq_set_chained_handler(ATH79_CPU_IRQ(3), qca955x_ip3_irq_dispatch); 
    111122+} 
    112123+ 
     
    121132+static void ath79_default_ip2_handler(void) 
    122133+{ 
    123 +       do_IRQ(ATH79_CPU_IRQ_IP2); 
     134+       do_IRQ(ATH79_CPU_IRQ(2)); 
    124135+} 
    125136+ 
    126137+static void ath79_default_ip3_handler(void) 
    127138+{ 
    128 +       do_IRQ(ATH79_CPU_IRQ_USB); 
     139+       do_IRQ(ATH79_CPU_IRQ(3)); 
    129140+} 
    130141+ 
     
    133144        ath79_ddr_wb_flush(AR71XX_DDR_REG_FLUSH_PCI); 
    134145@@ -209,11 +305,6 @@ static void ar933x_ip2_handler(void) 
    135         do_IRQ(ATH79_CPU_IRQ_IP2); 
     146        do_IRQ(ATH79_CPU_IRQ(2)); 
    136147 } 
    137148  
    138149-static void ar934x_ip2_handler(void) 
    139150-{ 
    140 -       do_IRQ(ATH79_CPU_IRQ_IP2); 
     151-       do_IRQ(ATH79_CPU_IRQ(2)); 
    141152-} 
    142153- 
     
    221232+#define NR_IRQS                        51 
    222233  
    223  #define ATH79_MISC_IRQ_BASE    8 
    224  #define ATH79_MISC_IRQ_COUNT   32 
    225 @@ -24,8 +24,13 @@ 
     234 #define ATH79_CPU_IRQ(_x)      (MIPS_CPU_IRQ_BASE + (_x)) 
     235  
     236@@ -26,6 +26,10 @@ 
    226237 #define ATH79_IP2_IRQ_COUNT    2 
    227238 #define ATH79_IP2_IRQ(_x)      (ATH79_IP2_IRQ_BASE + (_x)) 
     
    231242+#define ATH79_IP3_IRQ(_x)       (ATH79_IP3_IRQ_BASE + (_x)) 
    232243+ 
    233  #define ATH79_CPU_IRQ_IP2      (MIPS_CPU_IRQ_BASE + 2) 
    234 -#define ATH79_CPU_IRQ_USB      (MIPS_CPU_IRQ_BASE + 3) 
    235 +#define ATH79_CPU_IRQ_IP3      (MIPS_CPU_IRQ_BASE + 3) 
    236 +#define ATH79_CPU_IRQ_USB      ATH79_CPU_IRQ_IP3 
    237  #define ATH79_CPU_IRQ_GE0      (MIPS_CPU_IRQ_BASE + 4) 
    238  #define ATH79_CPU_IRQ_GE1      (MIPS_CPU_IRQ_BASE + 5) 
    239  #define ATH79_CPU_IRQ_MISC     (MIPS_CPU_IRQ_BASE + 6) 
     244 #include_next <irq.h> 
     245  
     246 #endif /* __ASM_MACH_ATH79_IRQ_H */ 
  • trunk/target/linux/ar71xx/patches-3.8/032-MIPS-ath79-add-GPIO-setup-code-for-the-QCA955X-SoCs.patch

    r35877 r35878  
    1 From c9a552f3007f0621b2440ae17bad816578299e52 Mon Sep 17 00:00:00 2001 
     1From 8817bcbbaf64d54bd4d06659cc77d1bfc9e53dad Mon Sep 17 00:00:00 2001 
    22From: Gabor Juhos <juhosg@openwrt.org> 
    3 Date: Sun, 24 Jun 2012 13:45:27 +0200 
    4 Subject: [PATCH 20/34] MIPS: ath79: add GPIO setup code for the QCA955X SoCs 
     3Date: Fri, 15 Feb 2013 13:38:19 +0000 
     4Subject: [PATCH] MIPS: ath79: add GPIO setup code for the QCA955X SoCs 
    55 
     6commit f818ca3e6894d4a630a1ecc673c91df8fb6f6898 upstream. 
     7 
     8The existing code can handle the GPIO controller of 
     9the QCA955x SoCs. Add a minimal glue code to make it 
     10working. 
     11 
     12Cc: Rodriguez, Luis <rodrigue@qca.qualcomm.com> 
     13Cc: Giori, Kathy <kgiori@qca.qualcomm.com> 
     14Cc: QCA Linux Team <qca-linux-team@qca.qualcomm.com> 
    615Signed-off-by: Gabor Juhos <juhosg@openwrt.org> 
     16Patchwork: http://patchwork.linux-mips.org/patch/4947/ 
     17Signed-off-by: John Crispin <blogic@openwrt.org> 
    718--- 
    819 arch/mips/ath79/gpio.c                         |    4 +++- 
    920 arch/mips/include/asm/mach-ath79/ar71xx_regs.h |    1 + 
    10  2 files changed, 4 insertions(+), 1 deletions(-) 
     21 2 files changed, 4 insertions(+), 1 deletion(-) 
    1122 
    1223--- a/arch/mips/ath79/gpio.c 
     
    3041--- a/arch/mips/include/asm/mach-ath79/ar71xx_regs.h 
    3142+++ b/arch/mips/include/asm/mach-ath79/ar71xx_regs.h 
    32 @@ -509,6 +509,7 @@ 
     43@@ -510,6 +510,7 @@ 
    3344 #define AR913X_GPIO_COUNT              22 
    3445 #define AR933X_GPIO_COUNT              30 
  • trunk/target/linux/ar71xx/patches-3.8/035-MIPS-ath79-add-WMAC-registration-code-for-the-QCA955.patch

    r35877 r35878  
    1 From 0568e7f92ecf2bfd2af0a5c59b1249fef002c89f Mon Sep 17 00:00:00 2001 
     1From cf40fbb509eaa53ff787dce41911b2545bd001ea Mon Sep 17 00:00:00 2001 
    22From: Gabor Juhos <juhosg@openwrt.org> 
    3 Date: Tue, 3 Jul 2012 10:24:43 +0200 
    4 Subject: [PATCH 24/34] MIPS: ath79: add WMAC registration code for the QCA955X SoCs 
     3Date: Fri, 15 Feb 2013 18:54:33 +0000 
     4Subject: [PATCH] MIPS: ath79: add WMAC registration code for the QCA955X SoCs 
    55 
     6commit e9c0d0aaa3a7a6e66135e8b44f3323143a635098 upstream. 
     7 
     8The SoC has a built-in wireless MAC. Register a platform 
     9device for that to make it usable with the ath9k driver. 
     10 
     11Cc: Rodriguez, Luis <rodrigue@qca.qualcomm.com> 
     12Cc: Giori, Kathy <kgiori@qca.qualcomm.com> 
     13Cc: QCA Linux Team <qca-linux-team@qca.qualcomm.com> 
    614Signed-off-by: Gabor Juhos <juhosg@openwrt.org> 
     15Patchwork: http://patchwork.linux-mips.org/patch/4956/ 
     16Signed-off-by: John Crispin <blogic@openwrt.org> 
    717--- 
    818 arch/mips/ath79/Kconfig                        |    2 +- 
    919 arch/mips/ath79/dev-wmac.c                     |   20 ++++++++++++++++++++ 
    10  arch/mips/include/asm/mach-ath79/ar71xx_regs.h |    2 ++ 
    11  3 files changed, 23 insertions(+), 1 deletions(-) 
     20 arch/mips/include/asm/mach-ath79/ar71xx_regs.h |    3 +++ 
     21 3 files changed, 24 insertions(+), 1 deletion(-) 
    1222 
    1323--- a/arch/mips/ath79/Kconfig 
     
    3747+       ath79_wmac_resources[0].end = QCA955X_WMAC_BASE + QCA955X_WMAC_SIZE - 1; 
    3848+       ath79_wmac_resources[1].start = ATH79_IP2_IRQ(1); 
    39 +       ath79_wmac_resources[1].start = ATH79_IP2_IRQ(1); 
     49+       ath79_wmac_resources[1].end = ATH79_IP2_IRQ(1); 
    4050+ 
    4151+       t = ath79_reset_rr(QCA955X_RESET_REG_BOOTSTRAP); 
     
    6070--- a/arch/mips/include/asm/mach-ath79/ar71xx_regs.h 
    6171+++ b/arch/mips/include/asm/mach-ath79/ar71xx_regs.h 
    62 @@ -94,6 +94,8 @@ 
     72@@ -94,6 +94,9 @@ 
    6373 #define AR934X_SRIF_BASE       (AR71XX_APB_BASE + 0x00116000) 
    6474 #define AR934X_SRIF_SIZE       0x1000 
     
    6676+#define QCA955X_WMAC_BASE      (AR71XX_APB_BASE + 0x00100000) 
    6777+#define QCA955X_WMAC_SIZE      0x20000 
    68  #define QCA955X_EHCI0_BASE     0x1b000000 
    69  #define QCA955X_EHCI1_BASE     0x1b400000 
    70  #define QCA955X_EHCI_SIZE      0x200 
     78+ 
     79 /* 
     80  * DDR_CTRL block 
     81  */ 
  • trunk/target/linux/ar71xx/patches-3.8/036-MIPS-ath79-add-PCI-controller-registration-code-for-.patch

    r35877 r35878  
    1 From 8bb54348722216a1dd6905d9d031ebdaa3a544a4 Mon Sep 17 00:00:00 2001 
     1From bc14333054c5ecee4bc7e8760d0ffbb730f32c54 Mon Sep 17 00:00:00 2001 
    22From: Gabor Juhos <juhosg@openwrt.org> 
    3 Date: Sun, 24 Jun 2012 23:05:20 +0200 
    4 Subject: [PATCH 26/34] MIPS: ath79: add PCI controller registration code for the QCA9558 SoC 
     3Date: Fri, 15 Feb 2013 13:38:23 +0000 
     4Subject: [PATCH] MIPS: ath79: add PCI controller registration code for the 
     5 QCA955X SoCs 
    56 
     7commit 0a5f3b1c9f20eb44142e3b37662de15c944f759d upstream. 
     8 
     9Add SoC specific PCI IRQ map, and register platform 
     10devices for the two built-in PCIe RCs. 
     11 
     12Cc: Rodriguez, Luis <rodrigue@qca.qualcomm.com> 
     13Cc: Giori, Kathy <kgiori@qca.qualcomm.com> 
     14Cc: QCA Linux Team <qca-linux-team@qca.qualcomm.com> 
     15Signed-off-by: Gabor Juhos <juhosg@openwrt.org> 
     16Patchwork: http://patchwork.linux-mips.org/patch/4951/ 
     17Signed-off-by: John Crispin <blogic@openwrt.org> 
    618--- 
    7  arch/mips/ath79/Kconfig                        |    2 + 
     19 arch/mips/ath79/Kconfig                        |    2 ++ 
    820 arch/mips/ath79/pci.c                          |   36 ++++++++++++++++++++++++ 
    9  arch/mips/include/asm/mach-ath79/ar71xx_regs.h |   13 ++++++++ 
    10  3 files changed, 51 insertions(+), 0 deletions(-) 
     21 arch/mips/include/asm/mach-ath79/ar71xx_regs.h |   13 +++++++++ 
     22 3 files changed, 51 insertions(+) 
    1123 
    1224--- a/arch/mips/ath79/Kconfig 
     
    101113 #define QCA955X_WMAC_BASE      (AR71XX_APB_BASE + 0x00100000) 
    102114 #define QCA955X_WMAC_SIZE      0x20000 
    103  #define QCA955X_EHCI0_BASE     0x1b000000 
     115  
  • trunk/target/linux/ar71xx/patches-3.8/038-MIPS-ath79-add-support-for-the-Qualcomm-Atheros-AP13.patch

    r35877 r35878  
    1 From a034da3e4d4960266a94d15c811d5f4529fdff44 Mon Sep 17 00:00:00 2001 
     1From 7f8c0c731409b9c3e62fa8a6eb4830ace8568769 Mon Sep 17 00:00:00 2001 
    22From: Gabor Juhos <juhosg@openwrt.org> 
    3 Date: Sun, 24 Jun 2012 13:52:23 +0200 
    4 Subject: [PATCH 27/34] MIPS: ath79: add support for the Qualcomm Atheros AP136 board 
    5  
     3Date: Fri, 15 Feb 2013 13:38:25 +0000 
     4Subject: [PATCH] MIPS: ath79: add support for the Qualcomm Atheros AP136-010 
     5 board 
     6 
     7commit 27ea052acb9eaca98cc90bf1b8738b6d0ea5bc2f upstream. 
     8 
     9Also enable the board in the default configuration. 
     10 
     11Cc: Rodriguez, Luis <rodrigue@qca.qualcomm.com> 
     12Cc: Giori, Kathy <kgiori@qca.qualcomm.com> 
     13Cc: QCA Linux Team <qca-linux-team@qca.qualcomm.com> 
    614Signed-off-by: Gabor Juhos <juhosg@openwrt.org> 
     15Patchwork: http://patchwork.linux-mips.org/patch/4953/ 
     16Signed-off-by: John Crispin <blogic@openwrt.org> 
    717--- 
    8  arch/mips/ath79/Kconfig      |   12 +++ 
    9  arch/mips/ath79/Makefile     |    1 + 
    10  arch/mips/ath79/mach-ap136.c |  155 ++++++++++++++++++++++++++++++++++++++++++ 
    11  arch/mips/ath79/machtypes.h  |    1 + 
    12  4 files changed, 169 insertions(+), 0 deletions(-) 
     18 arch/mips/ath79/Kconfig           |   12 +++ 
     19 arch/mips/ath79/Makefile          |    1 + 
     20 arch/mips/ath79/mach-ap136.c      |  156 +++++++++++++++++++++++++++++++++++++ 
     21 arch/mips/ath79/machtypes.h       |    1 + 
     22 arch/mips/configs/ath79_defconfig |    1 + 
     23 5 files changed, 171 insertions(+) 
    1324 create mode 100644 arch/mips/ath79/mach-ap136.c 
    1425 
     
    4657--- /dev/null 
    4758+++ b/arch/mips/ath79/mach-ap136.c 
    48 @@ -0,0 +1,155 @@ 
     59@@ -0,0 +1,156 @@ 
    4960+/* 
    5061+ * Qualcomm Atheros AP136 reference board support 
    5162+ * 
    5263+ * Copyright (c) 2012 Qualcomm Atheros 
    53 + * Copyright (c) 2012 Gabor Juhos <juhosg@openwrt.org> 
     64+ * Copyright (c) 2012-2013 Gabor Juhos <juhosg@openwrt.org> 
    5465+ * 
    5566+ * Permission to use, copy, modify, and/or distribute this software for any 
     
    97108+static struct gpio_led ap136_leds_gpio[] __initdata = { 
    98109+       { 
    99 +               .name           = "ap136:green:status", 
     110+               .name           = "qca:green:status", 
    100111+               .gpio           = AP136_GPIO_LED_STATUS_GREEN, 
    101112+               .active_low     = 1, 
    102113+       }, 
    103114+       { 
    104 +               .name           = "ap136:red:status", 
     115+               .name           = "qca:red:status", 
    105116+               .gpio           = AP136_GPIO_LED_STATUS_RED, 
    106117+               .active_low     = 1, 
    107118+       }, 
    108119+       { 
    109 +               .name           = "ap136:green:wps", 
     120+               .name           = "qca:green:wps", 
    110121+               .gpio           = AP136_GPIO_LED_WPS_GREEN, 
    111122+               .active_low     = 1, 
    112123+       }, 
    113124+       { 
    114 +               .name           = "ap136:red:wps", 
     125+               .name           = "qca:red:wps", 
    115126+               .gpio           = AP136_GPIO_LED_WPS_RED, 
    116127+               .active_low     = 1, 
    117128+       }, 
    118129+       { 
    119 +               .name           = "ap136:red:wlan-2g", 
     130+               .name           = "qca:red:wlan-2g", 
    120131+               .gpio           = AP136_GPIO_LED_WLAN_2G, 
    121132+               .active_low     = 1, 
    122133+       }, 
    123134+       { 
    124 +               .name           = "ap136:red:usb", 
     135+               .name           = "qca:red:usb", 
    125136+               .gpio           = AP136_GPIO_LED_USB, 
    126137+               .active_low     = 1, 
     
    200211+} 
    201212+ 
    202 +MIPS_MACHINE(ATH79_MACH_AP136, "AP136", "Atheros AP136 reference board", 
     213+MIPS_MACHINE(ATH79_MACH_AP136_010, "AP136-010", 
     214+            "Atheros AP136-010 reference board", 
    203215+            ap136_setup); 
    204216--- a/arch/mips/ath79/machtypes.h 
     
    208220        ATH79_MACH_GENERIC = 0, 
    209221        ATH79_MACH_AP121,               /* Atheros AP121 reference board */ 
    210 +       ATH79_MACH_AP136,               /* Atheros AP136 reference board */ 
     222+       ATH79_MACH_AP136_010,           /* Atheros AP136-010 reference board */ 
    211223        ATH79_MACH_AP81,                /* Atheros AP81 reference board */ 
    212224        ATH79_MACH_DB120,               /* Atheros DB120 reference board */ 
    213225        ATH79_MACH_PB44,                /* Atheros PB44 reference board */ 
     226--- a/arch/mips/configs/ath79_defconfig 
     227+++ b/arch/mips/configs/ath79_defconfig 
     228@@ -1,5 +1,6 @@ 
     229 CONFIG_ATH79=y 
     230 CONFIG_ATH79_MACH_AP121=y 
     231+CONFIG_ATH79_MACH_AP136=y 
     232 CONFIG_ATH79_MACH_AP81=y 
     233 CONFIG_ATH79_MACH_DB120=y 
     234 CONFIG_ATH79_MACH_PB44=y 
  • trunk/target/linux/ar71xx/patches-3.8/503-MIPS-ath79-add-flash-acquire-release.patch

    r35728 r35878  
    99 u32 ath79_cpu_freq; 
    1010 EXPORT_SYMBOL_GPL(ath79_cpu_freq); 
    11 @@ -109,3 +110,16 @@ void ath79_device_reset_clear(u32 mask) 
     11@@ -111,3 +112,16 @@ void ath79_device_reset_clear(u32 mask) 
    1212        spin_unlock_irqrestore(&ath79_device_reset_lock, flags); 
    1313 } 
  • trunk/target/linux/ar71xx/patches-3.8/504-MIPS-ath79-add-ath79_device_reset_get.patch

    r35728 r35878  
    1111--- a/arch/mips/ath79/common.c 
    1212+++ b/arch/mips/ath79/common.c 
    13 @@ -111,6 +111,32 @@ void ath79_device_reset_clear(u32 mask) 
     13@@ -113,6 +113,32 @@ void ath79_device_reset_clear(u32 mask) 
    1414 } 
    1515 EXPORT_SYMBOL_GPL(ath79_device_reset_clear); 
  • trunk/target/linux/ar71xx/patches-3.8/521-MIPS-ath79-enable-UART-for-early_serial.patch

    r35728 r35878  
    4848 { 
    4949        void __iomem *base; 
    50 @@ -85,8 +125,10 @@ static void prom_putchar_init(void) 
     50@@ -86,8 +126,10 @@ static void prom_putchar_init(void) 
    5151  
    5252        default: 
  • trunk/target/linux/ar71xx/patches-3.8/523-MIPS-ath79-OTP-support.patch

    r35728 r35878  
    152152@@ -113,6 +113,14 @@ 
    153153 #define QCA955X_EHCI1_BASE     0x1b400000 
    154  #define QCA955X_EHCI_SIZE      0x200 
     154 #define QCA955X_EHCI_SIZE      0x1000 
    155155  
    156156+#define AR9300_OTP_BASE                0x14000 
  • trunk/target/linux/ar71xx/patches-3.8/601-MIPS-ath79-add-more-register-defines.patch

    r35728 r35878  
    4343 #define AR934X_SRIF_SIZE       0x1000 
    4444  
    45 @@ -112,6 +124,10 @@ 
     45@@ -107,11 +119,15 @@ 
     46 #define QCA955X_PCI_CTRL_BASE1 (AR71XX_APB_BASE + 0x00280000) 
     47 #define QCA955X_PCI_CTRL_SIZE  0x100 
     48  
     49+#define QCA955X_GMAC_BASE      (AR71XX_APB_BASE + 0x00070000) 
     50+#define QCA955X_GMAC_SIZE      0x40 
     51 #define QCA955X_WMAC_BASE      (AR71XX_APB_BASE + 0x00100000) 
     52 #define QCA955X_WMAC_SIZE      0x20000 
    4653 #define QCA955X_EHCI0_BASE     0x1b000000 
    4754 #define QCA955X_EHCI1_BASE     0x1b400000 
    48  #define QCA955X_EHCI_SIZE      0x200 
    49 +#define QCA955X_GMAC_BASE      (AR71XX_APB_BASE + 0x00070000) 
    50 +#define QCA955X_GMAC_SIZE      0x40 
     55 #define QCA955X_EHCI_SIZE      0x1000 
    5156+#define QCA955X_NFC_BASE       0x1b800200 
    5257+#define QCA955X_NFC_SIZE       0xb8 
     
    106111 #define QCA955X_PLL_CPU_CONFIG_NFRAC_SHIFT     0 
    107112 #define QCA955X_PLL_CPU_CONFIG_NFRAC_MASK      0x3f 
    108 @@ -378,16 +408,83 @@ 
     113@@ -379,16 +409,83 @@ 
    109114 #define AR913X_RESET_USB_HOST          BIT(5) 
    110115 #define AR913X_RESET_USB_PHY           BIT(4) 
     
    190195  
    191196 #define AR934X_BOOTSTRAP_SW_OPTION8    BIT(23) 
    192 @@ -529,6 +626,12 @@ 
     197@@ -530,6 +627,12 @@ 
    193198 #define AR71XX_GPIO_REG_INT_ENABLE     0x24 
    194199 #define AR71XX_GPIO_REG_FUNC           0x28 
     
    203208  
    204209 #define AR71XX_GPIO_COUNT              16 
    205 @@ -560,4 +663,133 @@ 
     210@@ -561,4 +664,133 @@ 
    206211 #define AR934X_SRIF_DPLL2_OUTDIV_SHIFT 13 
    207212 #define AR934X_SRIF_DPLL2_OUTDIV_MASK  0x7 
  • trunk/target/linux/ar71xx/patches-3.8/603-MIPS-ath79-ap121-fixes.patch

    r35728 r35878  
    159159        ATH79_MACH_AP121,               /* Atheros AP121 reference board */ 
    160160+       ATH79_MACH_AP121_MINI,          /* Atheros AP121-MINI reference board */ 
    161         ATH79_MACH_AP136,               /* Atheros AP136 reference board */ 
     161        ATH79_MACH_AP136_010,           /* Atheros AP136-010 reference board */ 
    162162        ATH79_MACH_AP81,                /* Atheros AP81 reference board */ 
    163163        ATH79_MACH_DB120,               /* Atheros DB120 reference board */ 
  • trunk/target/linux/ar71xx/patches-3.8/609-MIPS-ath79-ap136-fixes.patch

    r35728 r35878  
    11--- a/arch/mips/ath79/mach-ap136.c 
    22+++ b/arch/mips/ath79/mach-ap136.c 
    3 @@ -1,5 +1,5 @@ 
    4  /* 
    5 - * Qualcomm Atheros AP136 reference board support 
    6 + * Atheros AP136 reference board support 
    7   * 
    8   * Copyright (c) 2012 Qualcomm Atheros 
    9   * Copyright (c) 2012 Gabor Juhos <juhosg@openwrt.org> 
    103@@ -18,23 +18,28 @@ 
    114  * 
     
    4538  
    4639 #define AP136_GPIO_BTN_WPS             16 
    47 @@ -43,8 +48,10 @@ 
     40@@ -43,37 +48,39 @@ 
    4841 #define AP136_KEYS_POLL_INTERVAL       20      /* msecs */ 
    4942 #define AP136_KEYS_DEBOUNCE_INTERVAL   (3 * AP136_KEYS_POLL_INTERVAL) 
     
    5851 static struct gpio_led ap136_leds_gpio[] __initdata = { 
    5952        { 
    60 @@ -98,64 +105,158 @@ static struct gpio_keys_button ap136_gpi 
     53-               .name           = "qca:green:status", 
     54+               .name           = "ap136:green:status", 
     55                .gpio           = AP136_GPIO_LED_STATUS_GREEN, 
     56                .active_low     = 1, 
     57        }, 
     58        { 
     59-               .name           = "qca:red:status", 
     60+               .name           = "ap136:red:status", 
     61                .gpio           = AP136_GPIO_LED_STATUS_RED, 
     62                .active_low     = 1, 
     63        }, 
     64        { 
     65-               .name           = "qca:green:wps", 
     66+               .name           = "ap136:green:wps", 
     67                .gpio           = AP136_GPIO_LED_WPS_GREEN, 
     68                .active_low     = 1, 
     69        }, 
     70        { 
     71-               .name           = "qca:red:wps", 
     72+               .name           = "ap136:red:wps", 
     73                .gpio           = AP136_GPIO_LED_WPS_RED, 
     74                .active_low     = 1, 
     75        }, 
     76        { 
     77-               .name           = "qca:red:wlan-2g", 
     78+               .name           = "ap136:red:wlan-2g", 
     79                .gpio           = AP136_GPIO_LED_WLAN_2G, 
     80                .active_low     = 1, 
     81        }, 
     82        { 
     83-               .name           = "qca:red:usb", 
     84+               .name           = "ap136:red:usb", 
     85                .gpio           = AP136_GPIO_LED_USB, 
     86                .active_low     = 1, 
     87        } 
     88@@ -98,65 +105,158 @@ static struct gpio_keys_button ap136_gpi 
    6189        }, 
    6290 }; 
     
    205233+ 
    206234+       ap136_common_setup(); 
    207 +} 
    208 + 
    209 +MIPS_MACHINE(ATH79_MACH_AP136_010, "AP136-010", 
    210 +            "Atheros AP136-010 reference board", 
     235 } 
     236  
     237 MIPS_MACHINE(ATH79_MACH_AP136_010, "AP136-010", 
     238             "Atheros AP136-010 reference board", 
     239-            ap136_setup); 
    211240+            ap136_010_setup); 
    212241+ 
     
    248277+ 
    249278+       ap136_020_setup(); 
    250  } 
    251   
    252 -MIPS_MACHINE(ATH79_MACH_AP136, "AP136", "Atheros AP136 reference board", 
    253 -            ap136_setup); 
     279+} 
     280+ 
    254281+MIPS_MACHINE(ATH79_MACH_AP135_020, "AP135-020", 
    255282+            "Atheros AP135-020 reference board", 
     
    261288        ATH79_MACH_AP121,               /* Atheros AP121 reference board */ 
    262289        ATH79_MACH_AP121_MINI,          /* Atheros AP121-MINI reference board */ 
    263 -       ATH79_MACH_AP136,               /* Atheros AP136 reference board */ 
    264290+       ATH79_MACH_AP135_020,           /* Atheros AP135-020 reference board */ 
    265 +       ATH79_MACH_AP136_010,           /* Atheros AP136-010 reference board */ 
     291        ATH79_MACH_AP136_010,           /* Atheros AP136-010 reference board */ 
    266292+       ATH79_MACH_AP136_020,           /* Atheros AP136-020 reference board */ 
    267293        ATH79_MACH_AP81,                /* Atheros AP81 reference board */ 
Note: See TracChangeset for help on using the changeset viewer.