Changeset 31589


Ignore:
Timestamp:
2012-05-05T13:43:16+02:00 (6 years ago)
Author:
juhosg
Message:

mpc83xx: cleanup rb333.dts

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/target/linux/mpc83xx/patches-3.3/200-powerpc-add-rbppc-support.patch

    r31588 r31589  
    409409--- /dev/null 
    410410+++ b/arch/powerpc/boot/dts/rb333.dts 
    411 @@ -0,0 +1,432 @@ 
     411@@ -0,0 +1,426 @@ 
    412412+ 
    413413+/* 
     
    439439+       #address-cells = <1>; 
    440440+ 
    441 + 
    442441+       aliases { 
    443442+               ethernet0 = &enet0; 
     
    446445+               pci0 = &pci0; 
    447446+       }; 
    448 + 
    449447+ 
    450448+       chosen { 
     
    456454+       }; 
    457455+ 
    458 +        cpus { 
    459 +                #cpus = <1>; 
    460 +                #size-cells = <0>; 
    461 +                #address-cells = <1>; 
    462 + 
    463 +                PowerPC,8323E@0 { 
    464 +                        device_type = "cpu"; 
    465 +                        reg = <0x0>; 
    466 +                        i-cache-size = <0x4000>; 
    467 +                        d-cache-size = <0x4000>; 
    468 +                        i-cache-line-size = <0x20>; 
    469 +                        d-cache-line-size = <0x20>; 
    470 +                        // clock-frequency = <0x13de3650>; 
    471 +                        // timebase-frequency = <0x1fc9f08>; 
     456+       cpus { 
     457+               #cpus = <1>; 
     458+               #size-cells = <0>; 
     459+               #address-cells = <1>; 
     460+ 
     461+               PowerPC,8323E@0 { 
     462+                       device_type = "cpu"; 
     463+                       reg = <0x0>; 
     464+                       i-cache-size = <0x4000>; 
     465+                       d-cache-size = <0x4000>; 
     466+                       i-cache-line-size = <0x20>; 
     467+                       d-cache-line-size = <0x20>; 
     468+                       // clock-frequency = <0x13de3650>; 
     469+                       // timebase-frequency = <0x1fc9f08>; 
    472470+                       timebase-frequency = <0x0000000>; // filled by the bootwrapper from the firmware blob 
    473471+                       clock-frequency = <0x00000000>; // filled by the bootwrapper from the firmware blob 
    474472+                       32-bit; 
    475 +                }; 
    476 +        }; 
    477 + 
    478 +        memory { 
    479 +                device_type = "memory"; 
    480 +                reg = <0x0 0x4000000>; 
    481 +                // reg = <0x0 0x0000000>; // filled by the bootwrapper from the firmware blob 
    482 +        }; 
     473+               }; 
     474+       }; 
     475+ 
     476+       memory { 
     477+               device_type = "memory"; 
     478+               reg = <0x0 0x4000000>; 
     479+               // reg = <0x0 0x0000000>; // filled by the bootwrapper from the firmware blob 
     480+       }; 
    483481+ 
    484482+       flash { 
     
    509507+       }; 
    510508+ 
    511 +       pci0: pci@e0008500 { 
    512 +                device_type = "pci"; 
    513 +                // compatible = "83xx"; 
    514 +               compatible = "fsl,mpc8349-pci"; 
    515 +                reg = <0xe0008500 0x100 0xe0008300 0x8>; 
    516 +                #address-cells = <3>; 
    517 +                #size-cells = <2>; 
    518 +                #interrupt-cells = <1>; 
    519 +               // clock-frequency = <0>; 
    520 +                ranges = <0x2000000 0x0 0x80000000 0x80000000 0x0 0x20000000 0x1000000 0x0 0x0 0xd0000000 0x0 0x4000000>; 
    521 +                bus-range = <0x0 0x0>; 
    522 +                interrupt-map = < 
    523 +                       /* IDSEL 0x10 AD16 miniPCI slot 0 */ 
    524 +                        0x8000 0x0 0x0 0x1 &ipic 0x11 0x8 
    525 +                        0x8000 0x0 0x0 0x2 &ipic 0x12 0x8 
    526 + 
    527 +                       /* IDSEL 0x11 AD17 miniPCI slot 1 */ 
    528 +                        0x8800 0x0 0x0 0x1 &ipic 0x12 0x8 
    529 +                        0x8800 0x0 0x0 0x2 &ipic 0x13 0x8 
    530 + 
    531 +                       /* IDSEL 0x12 AD18  miniPCI slot 2 */ 
    532 +                        0x9000 0x0 0x0 0x1 &ipic 0x13 0x8 
    533 +                        0x9000 0x0 0x0 0x2 &ipic 0x11 0x8>; 
    534 + 
    535 +                interrupt-map-mask = <0xf800 0x0 0x0 0x7>; 
    536 +               interrupt-parent = <&ipic>; 
    537 +               // interrupts = <66 0x8>; 
    538 +        }; 
    539 + 
    540 + 
    541 +       qe@e0100000 { 
    542 +               reg = <0xe0100000 0x480>; 
    543 +               ranges = <0x0 0xe0100000 0x100000>; 
    544 +               model = "QE"; 
    545 +               device_type = "qe"; 
    546 +               compatible = "fsl,qe"; 
     509+       soc8323@e0000000 { 
     510+               #address-cells = <1>; 
    547511+               #size-cells = <1>; 
    548 +               #address-cells = <1>; 
    549 +               brg-frequency = <0>; 
    550 +                bus-frequency = <0>; 
    551 +                // bus-frequency = <198000000>; 
    552 +                fsl,qe-num-riscs = <1>; 
    553 +                fsl,qe-num-snums = <28>; 
    554 + 
    555 +               qeic: qeic@80 { 
    556 +                       interrupt-controller; 
    557 +                       compatible = "fsl,qe-ic"; 
    558 +                       big-endian; 
    559 +                       built-in; 
    560 +                       reg = <0x80 0x80>; 
    561 +                       #interrupt-cells = <1>; 
    562 +                       #address-cells = <0>; 
    563 +                       device_type = "qeic"; 
    564 +                       interrupts = <0x20 0x8 0x21 0x8>; 
    565 +                       interrupt-parent = <&ipic>; 
    566 +               }; 
    567 + 
    568 +               mdio@2120 { 
    569 +                       compatible = "ucc_geth_phy"; 
    570 +                       device_type = "mdio"; 
    571 +                       reg = <0x3120 0x18>; 
    572 +                       #size-cells = <0>; 
    573 +                       #address-cells = <1>; 
    574 + 
    575 +                       phy3: ethernet-phy@03 { 
    576 +                               // interface = <0x3>; 
    577 +                               device_type = "ethernet-phy"; 
    578 +                               reg = <0x3>; 
    579 +                       }; 
    580 + 
    581 +                       phy2: ethernet-phy@02 { 
    582 +                               // interface = <0x3>; 
    583 +                               device_type = "ethernet-phy"; 
    584 +                               reg = <0x2>; 
    585 +                       }; 
    586 + 
    587 +                       phy1: ethernet-phy@01 { 
    588 +                               // interface = <0x3>; 
    589 +                               device_type = "ethernet-phy"; 
    590 +                               reg = <0x1>; 
    591 +                       }; 
    592 +               }; 
    593 + 
    594 +               enet0: ucc@2200 { 
    595 +                       tx-clock = <0x1a>; 
    596 +                       rx-clock = <0x1f>; 
    597 +                       local-mac-address = [00 00 00 00 00 00]; 
    598 +                       interrupt-parent = <&qeic>; 
    599 +                       interrupts = <0x22>; 
    600 +                       reg = <0x2200 0x200>; 
    601 +                       device-id = <0x3>; 
    602 +                       model = "UCC"; 
    603 +                       compatible = "ucc_geth"; 
    604 +                       device_type = "network"; 
    605 +                       phy-handle = <&phy2>; 
    606 +                       pio-handle = <&pio3>; 
    607 +               }; 
    608 + 
    609 +               enet1: ucc@3200 { 
    610 +                       tx-clock = <0x22>; 
    611 +                       rx-clock = <0x20>; 
    612 +                       local-mac-address = [00 00 00 00 00 00]; 
    613 +                       interrupt-parent = <&qeic>; 
    614 +                       interrupts = <0x23>; 
    615 +                       reg = <0x3200 0x200>; 
    616 +                       device-id = <0x4>; 
    617 +                       model = "UCC"; 
    618 +                       compatible = "ucc_geth"; 
    619 +                       device_type = "network"; 
    620 +                       phy-handle = <&phy3>; 
    621 +                       pio-handle = <&pio4>; 
    622 +               }; 
    623 + 
    624 +               enet2: ucc@3000 { 
    625 +                       tx-clock = <0x18>; 
    626 +                       rx-clock = <0x17>; 
    627 +                       local-mac-address = [00 00 00 00 00 00]; 
    628 +                       interrupt-parent = <&qeic>; 
    629 +                       interrupts = <0x21>; 
    630 +                       reg = <0x3000 0x200>; 
    631 +                       device-id = <0x2>; 
    632 +                       model = "UCC"; 
    633 +                       compatible = "ucc_geth"; 
    634 +                       device_type = "network"; 
    635 +                       phy-handle = <&phy1>; 
    636 +                       pio-handle = <&pio2>; 
    637 +               }; 
    638 + 
    639 +               spi@500 { 
    640 +                       mode = "cpu"; 
    641 +                       interrupt-parent = <&qeic>; 
    642 +                       interrupts = <0x1>; 
    643 +                       reg = <0x500 0x40>; 
    644 +                       compatible = "fsl,spi"; 
    645 +                       device_type = "spi"; 
    646 +               }; 
    647 + 
    648 +               spi@4c0 { 
    649 +                       mode = "cpu"; 
    650 +                       interrupt-parent = <&qeic>; 
    651 +                       interrupts = <0x2>; 
    652 +                       reg = <0x4c0 0x40>; 
    653 +                       compatible = "fsl,spi"; 
    654 +                       device_type = "spi"; 
    655 +               }; 
    656 + 
    657 +               muram@10000 { 
    658 +                       #address-cells = <1>; 
    659 +                       #size-cells = <1>; 
    660 +                       compatible = "fsl,qe-muram", "fsl,cpm-muram"; 
    661 +                       ranges = <0x0 0x10000 0x4000>; 
    662 +                       device_type = "muram"; 
    663 + 
    664 +                       data-only@0 { 
    665 +                               compatible = "fsl,qe-muram-data", 
    666 +                                       "fsl,cpm-muram-data"; 
    667 +                               reg = <0x0 0x4000>; 
    668 +                       }; 
    669 +               }; 
    670 +       }; 
    671 + 
    672 + 
    673 +       soc8323@e0000000 { 
    674 +               bus-frequency = <0x1>; 
    675 +               reg = <0xe0000000 0x200>; 
    676 +               ranges = <0x0 0xe0000000 0x100000>; 
    677512+               device_type = "soc"; 
    678513+               compatible = "simple-bus"; 
    679 +               #interrupt-cells = <0x2>; 
    680 +               #size-cells = <1>; 
    681 +               #address-cells = <1>; 
    682 + 
    683 +               beeper { 
    684 +                       gpio = <&gpio3 0x12>; 
    685 +                       reg = <0x500 0x100>; 
    686 +                       interrupt-parent = <&ipic>; 
    687 +                       interrupts = <0x48 0x8>; 
    688 +               }; 
    689 + 
    690 +               gpio3: gpio@3 { 
    691 +                       reg = <0x144c 0x4>; 
    692 +                       device-id = <0x3>; 
    693 +                       compatible = "qe_gpio"; 
    694 +                       device_type = "gpio"; 
    695 +               }; 
    696 + 
    697 +               gpio2: gpio@2 { 
    698 +                       reg = <0x1434 0x4>; 
    699 +                       device-id = <0x2>; 
    700 +                       compatible = "qe_gpio"; 
    701 +                       device_type = "gpio"; 
    702 +               }; 
    703 + 
    704 +               gpio0: gpio@0 { 
    705 +                       reg = <0x1404 0x4>; 
    706 +                       device-id = <0x0>; 
    707 +                       compatible = "qe_gpio"; 
    708 +                       device_type = "gpio"; 
     514+               ranges = <0x0 0xe0000000 0x00100000>; 
     515+               reg = <0xe0000000 0x00000200>; 
     516+               bus-frequency = <1>; 
     517+ 
     518+               wdt@200 { 
     519+                       device_type = "watchdog"; 
     520+                       compatible = "mpc83xx_wdt"; 
     521+                       reg = <0x200 0x100>; 
     522+               }; 
     523+ 
     524+               ipic:pic@700 { 
     525+                       interrupt-controller; 
     526+                       #address-cells = <0>; 
     527+                       #interrupt-cells = <2>; 
     528+                       reg = <0x700 0x100>; 
     529+                       device_type = "ipic"; 
    709530+               }; 
    710531+ 
     
    714535+                       reg = <0x1400 0x100>; 
    715536+ 
    716 +                       pio4: ucc_pin@04 { 
     537+                       ucc2pio: ucc_pin@02 { 
     538+                               pio-map = < 
     539+                       /* port  pin  dir  open_drain  assignment  has_irq */ 
     540+                                       3  4 3 0 2 0 
     541+                                       3  5 1 0 2 0 
     542+                                       0 18 1 0 1 0 
     543+                                       0 19 1 0 1 0 
     544+                                       0 20 1 0 1 0 
     545+                                       0 21 1 0 1 0 
     546+                                       0 30 1 0 1 0 
     547+                                       3  6 2 0 1 0 
     548+                                       0 29 2 0 1 0 
     549+                                       0 31 2 0 1 0 
     550+                                       0 22 2 0 1 0 
     551+                                       0 23 2 0 1 0 
     552+                                       0 24 2 0 1 0 
     553+                                       0 25 2 0 1 0 
     554+                                       0 28 2 0 1 0 
     555+                                       0 26 2 0 1 0 
     556+                                       3 31 2 0 1 0>; 
     557+                       }; 
     558+ 
     559+                       ucc3pio: ucc_pin@03 { 
     560+                               pio-map = < 
     561+                       /* port  pin  dir  open_drain  assignment  has_irq */ 
     562+                                       1  0 1 0 1 0 
     563+                                       1  1 1 0 1 0 
     564+                                       1  2 1 0 1 0 
     565+                                       1  3 1 0 1 0 
     566+                                       1 12 1 0 1 0 
     567+                                       3 24 2 0 1 0 
     568+                                       1 11 2 0 1 0 
     569+                                       1 13 2 0 1 0 
     570+                                       1  4 2 0 1 0 
     571+                                       1  5 2 0 1 0 
     572+                                       1  6 2 0 1 0 
     573+                                       1  7 2 0 1 0 
     574+                                       1 10 2 0 1 0 
     575+                                       1  8 2 0 1 0 
     576+                                       3 29 2 0 1 0>; 
     577+                       }; 
     578+ 
     579+                       ucc4pio: ucc_pin@04 { 
    717580+                               pio-map = < 
    718581+                       /* port  pin  dir  open_drain  assignment  has_irq */ 
     
    733596+                                       3 21 2 0 1 0>; 
    734597+                       }; 
    735 + 
    736 +                       pio3: ucc_pin@03 { 
    737 +                               pio-map = < 
    738 +                       /* port  pin  dir  open_drain  assignment  has_irq */ 
    739 +                                       1 0  1 0 1 0 
    740 +                                       1 1  1 0 1 0 
    741 +                                       1 2  1 0 1 0 
    742 +                                       1 3  1 0 1 0 
    743 +                                       1 12 1 0 1 0 
    744 +                                       3 24 2 0 1 0 
    745 +                                       1 11 2 0 1 0 
    746 +                                       1 13 2 0 1 0 
    747 +                                       1 4  2 0 1 0 
    748 +                                       1 5  2 0 1 0 
    749 +                                       1 6  2 0 1 0 
    750 +                                       1 7  2 0 1 0 
    751 +                                       1 10 2 0 1 0 
    752 +                                       1 8  2 0 1 0 
    753 +                                       3 29 2 0 1 0>; 
     598+               }; 
     599+ 
     600+               serial0: serial@4500 { 
     601+                       cell-index = <0>; 
     602+                       device_type = "serial"; 
     603+                       compatible = "fsl,ns16550", "ns16550"; 
     604+                       reg = <0x4500 0x100>; 
     605+                       clock-frequency = <0x7f27c20>; 
     606+                       interrupts = <9 0x8>; 
     607+                       interrupt-parent = <&ipic>; 
     608+               }; 
     609+ 
     610+               dma@82a8 { 
     611+                       #address-cells = <1>; 
     612+                       #size-cells = <1>; 
     613+                       compatible = "fsl,mpc8323-dma", "fsl,elo-dma"; 
     614+                       reg = <0x82a8 4>; 
     615+                       ranges = <0 0x8100 0x1a8>; 
     616+                       interrupt-parent = <&ipic>; 
     617+                       interrupts = <71 8>; 
     618+                       cell-index = <0>; 
     619+                       dma-channel@0 { 
     620+                               compatible = "fsl,mpc8323-dma-channel", "fsl,elo-dma-channel"; 
     621+                               reg = <0 0x80>; 
     622+                               cell-index = <0>; 
     623+                               interrupt-parent = <&ipic>; 
     624+                               interrupts = <71 8>; 
    754625+                       }; 
    755 + 
    756 +                       pio2: ucc_pin@02 { 
    757 +                               pio-map = < 
    758 +                       /* port  pin  dir  open_drain  assignment  has_irq */ 
    759 +                                       3 4  3 0 2 0 
    760 +                                       3 5  1 0 2 0 
    761 +                                       0 18 1 0 1 0 
    762 +                                       0 19 1 0 1 0 
    763 +                                       0 20 1 0 1 0 
    764 +                                       0 21 1 0 1 0 
    765 +                                       0 30 1 0 1 0 
    766 +                                       3 6  2 0 1 0 
    767 +                                       0 29 2 0 1 0 
    768 +                                       0 31 2 0 1 0 
    769 +                                       0 22 2 0 1 0 
    770 +                                       0 23 2 0 1 0 
    771 +                                       0 24 2 0 1 0 
    772 +                                       0 25 2 0 1 0 
    773 +                                       0 28 2 0 1 0 
    774 +                                       0 26 2 0 1 0 
    775 +                                       3 31 2 0 1 0>; 
     626+                       dma-channel@80 { 
     627+                               compatible = "fsl,mpc8323-dma-channel", "fsl,elo-dma-channel"; 
     628+                               reg = <0x80 0x80>; 
     629+                               cell-index = <1>; 
     630+                               interrupt-parent = <&ipic>; 
     631+                               interrupts = <71 8>; 
    776632+                       }; 
    777 +               }; 
    778 + 
    779 +               ipic: pic@700 { 
    780 +                       device_type = "ipic"; 
     633+                       dma-channel@100 { 
     634+                               compatible = "fsl,mpc8323-dma-channel", "fsl,elo-dma-channel"; 
     635+                               reg = <0x100 0x80>; 
     636+                               cell-index = <2>; 
     637+                               interrupt-parent = <&ipic>; 
     638+                               interrupts = <71 8>; 
     639+                       }; 
     640+                       dma-channel@180 { 
     641+                               compatible = "fsl,mpc8323-dma-channel", "fsl,elo-dma-channel"; 
     642+                               reg = <0x180 0x28>; 
     643+                               cell-index = <3>; 
     644+                               interrupt-parent = <&ipic>; 
     645+                               interrupts = <71 8>; 
     646+                       }; 
     647+               }; 
     648+ 
     649+               beeper { 
     650+                       gpio = <&gpio3 0x12>; 
     651+                       reg = <0x500 0x100>; 
     652+                       interrupt-parent = <&ipic>; 
     653+                       interrupts = <0x48 0x8>; 
     654+               }; 
     655+ 
     656+               gpio3: gpio@3 { 
     657+                       reg = <0x144c 0x4>; 
     658+                       device-id = <0x3>; 
     659+                       compatible = "qe_gpio"; 
     660+                       device_type = "gpio"; 
     661+               }; 
     662+ 
     663+               gpio2: gpio@2 { 
     664+                       reg = <0x1434 0x4>; 
     665+                       device-id = <0x2>; 
     666+                       compatible = "qe_gpio"; 
     667+                       device_type = "gpio"; 
     668+               }; 
     669+ 
     670+               gpio0: gpio@0 { 
     671+                       reg = <0x1404 0x4>; 
     672+                       device-id = <0x0>; 
     673+                       compatible = "qe_gpio"; 
     674+                       device_type = "gpio"; 
     675+               }; 
     676+       }; 
     677+ 
     678+       pci0: pci@e0008500 { 
     679+               device_type = "pci"; 
     680+               // compatible = "83xx"; 
     681+               compatible = "fsl,mpc8349-pci"; 
     682+               reg = <0xe0008500 0x100 0xe0008300 0x8>; 
     683+               #address-cells = <3>; 
     684+               #size-cells = <2>; 
     685+               #interrupt-cells = <1>; 
     686+               // clock-frequency = <0>; 
     687+               ranges = <0x2000000 0x0 0x80000000 0x80000000 0x0 0x20000000 0x1000000 0x0 0x0 0xd0000000 0x0 0x4000000>; 
     688+               bus-range = <0x0 0x0>; 
     689+               interrupt-map = < 
     690+                       /* IDSEL 0x10 AD16 miniPCI slot 0 */ 
     691+                       0x8000 0x0 0x0 0x1 &ipic 0x11 0x8 
     692+                       0x8000 0x0 0x0 0x2 &ipic 0x12 0x8 
     693+ 
     694+                       /* IDSEL 0x11 AD17 miniPCI slot 1 */ 
     695+                       0x8800 0x0 0x0 0x1 &ipic 0x12 0x8 
     696+                       0x8800 0x0 0x0 0x2 &ipic 0x13 0x8 
     697+ 
     698+                       /* IDSEL 0x12 AD18  miniPCI slot 2 */ 
     699+                       0x9000 0x0 0x0 0x1 &ipic 0x13 0x8 
     700+                       0x9000 0x0 0x0 0x2 &ipic 0x11 0x8>; 
     701+ 
     702+               interrupt-map-mask = <0xf800 0x0 0x0 0x7>; 
     703+               interrupt-parent = <&ipic>; 
     704+               // interrupts = <66 0x8>; 
     705+       }; 
     706+ 
     707+       qe@e0100000 { 
     708+               reg = <0xe0100000 0x480>; 
     709+               ranges = <0x0 0xe0100000 0x100000>; 
     710+               model = "QE"; 
     711+               device_type = "qe"; 
     712+               compatible = "fsl,qe"; 
     713+               #size-cells = <1>; 
     714+               #address-cells = <1>; 
     715+               brg-frequency = <0>; 
     716+                bus-frequency = <0>; 
     717+                // bus-frequency = <198000000>; 
     718+                fsl,qe-num-riscs = <1>; 
     719+                fsl,qe-num-snums = <28>; 
     720+ 
     721+               qeic: qeic@80 { 
     722+                       interrupt-controller; 
     723+                       compatible = "fsl,qe-ic"; 
     724+                       big-endian; 
    781725+                       built-in; 
    782 +                       reg = <0x700 0x100>; 
    783 +                       #interrupt-cells = <0x2>; 
    784 +                       #address-cells = <0x0>; 
    785 +                       interrupt-controller; 
    786 +               }; 
    787 + 
    788 + 
    789 +               serial@4500 { 
     726+                       reg = <0x80 0x80>; 
     727+                       #interrupt-cells = <1>; 
     728+                       #address-cells = <0>; 
     729+                       device_type = "qeic"; 
     730+                       interrupts = <0x20 0x8 0x21 0x8>; 
    790731+                       interrupt-parent = <&ipic>; 
    791 +                       interrupts = <0x9 0x8>; 
    792 +                       clock-frequency = <0x7f27c20>; 
    793 +                       reg = <0x4500 0x100>; 
    794 +                       compatible = "ns16550"; 
    795 +                       device_type = "serial"; 
    796 +               }; 
    797 + 
    798 +                dma@82a8 { 
    799 +                        #address-cells = <1>; 
    800 +                        #size-cells = <1>; 
    801 +                        compatible = "fsl,mpc8323-dma", "fsl,elo-dma"; 
    802 +                        reg = <0x82a8 4>; 
    803 +                        ranges = <0 0x8100 0x1a8>; 
    804 +                        interrupt-parent = <&ipic>; 
    805 +                        interrupts = <71 8>; 
    806 +                        cell-index = <0>; 
    807 +                        dma-channel@0 { 
    808 +                                compatible = "fsl,mpc8323-dma-channel", "fsl,elo-dma-channel"; 
    809 +                                reg = <0 0x80>; 
    810 +                                cell-index = <0>; 
    811 +                                interrupt-parent = <&ipic>; 
    812 +                                interrupts = <71 8>; 
    813 +                        }; 
    814 +                        dma-channel@80 { 
    815 +                                compatible = "fsl,mpc8323-dma-channel", "fsl,elo-dma-channel"; 
    816 +                                reg = <0x80 0x80>; 
    817 +                                cell-index = <1>; 
    818 +                                interrupt-parent = <&ipic>; 
    819 +                                interrupts = <71 8>; 
    820 +                        }; 
    821 +                        dma-channel@100 { 
    822 +                                compatible = "fsl,mpc8323-dma-channel", "fsl,elo-dma-channel"; 
    823 +                                reg = <0x100 0x80>; 
    824 +                                cell-index = <2>; 
    825 +                                interrupt-parent = <&ipic>; 
    826 +                                interrupts = <71 8>; 
    827 +                        }; 
    828 +                        dma-channel@180 { 
    829 +                                compatible = "fsl,mpc8323-dma-channel", "fsl,elo-dma-channel"; 
    830 +                                reg = <0x180 0x28>; 
    831 +                                cell-index = <3>; 
    832 +                                interrupt-parent = <&ipic>; 
    833 +                                interrupts = <71 8>; 
    834 +                        }; 
    835 +                }; 
    836 + 
    837 +               wdt@200 { 
    838 +                       reg = <0x200 0x100>; 
    839 +                       compatible = "mpc83xx_wdt"; 
    840 +                       device_type = "watchdog"; 
     732+               }; 
     733+ 
     734+               mdio@2120 { 
     735+                       compatible = "ucc_geth_phy"; 
     736+                       device_type = "mdio"; 
     737+                       reg = <0x3120 0x18>; 
     738+                       #size-cells = <0>; 
     739+                       #address-cells = <1>; 
     740+ 
     741+                       phy3: ethernet-phy@03 { 
     742+                               // interface = <0x3>; 
     743+                               device_type = "ethernet-phy"; 
     744+                               reg = <0x3>; 
     745+                       }; 
     746+ 
     747+                       phy2: ethernet-phy@02 { 
     748+                               // interface = <0x3>; 
     749+                               device_type = "ethernet-phy"; 
     750+                               reg = <0x2>; 
     751+                       }; 
     752+ 
     753+                       phy1: ethernet-phy@01 { 
     754+                               // interface = <0x3>; 
     755+                               device_type = "ethernet-phy"; 
     756+                               reg = <0x1>; 
     757+                       }; 
     758+               }; 
     759+ 
     760+               enet0: ucc@2200 { 
     761+                       tx-clock = <0x1a>; 
     762+                       rx-clock = <0x1f>; 
     763+                       local-mac-address = [00 00 00 00 00 00]; 
     764+                       interrupt-parent = <&qeic>; 
     765+                       interrupts = <0x22>; 
     766+                       reg = <0x2200 0x200>; 
     767+                       device-id = <0x3>; 
     768+                       model = "UCC"; 
     769+                       compatible = "ucc_geth"; 
     770+                       device_type = "network"; 
     771+                       phy-handle = <&phy2>; 
     772+                       pio-handle = <&ucc3pio>; 
     773+               }; 
     774+ 
     775+               enet1: ucc@3200 { 
     776+                       tx-clock = <0x22>; 
     777+                       rx-clock = <0x20>; 
     778+                       local-mac-address = [00 00 00 00 00 00]; 
     779+                       interrupt-parent = <&qeic>; 
     780+                       interrupts = <0x23>; 
     781+                       reg = <0x3200 0x200>; 
     782+                       device-id = <0x4>; 
     783+                       model = "UCC"; 
     784+                       compatible = "ucc_geth"; 
     785+                       device_type = "network"; 
     786+                       phy-handle = <&phy3>; 
     787+                       pio-handle = <&ucc4pio>; 
     788+               }; 
     789+ 
     790+               enet2: ucc@3000 { 
     791+                       tx-clock = <0x18>; 
     792+                       rx-clock = <0x17>; 
     793+                       local-mac-address = [00 00 00 00 00 00]; 
     794+                       interrupt-parent = <&qeic>; 
     795+                       interrupts = <0x21>; 
     796+                       reg = <0x3000 0x200>; 
     797+                       device-id = <0x2>; 
     798+                       model = "UCC"; 
     799+                       compatible = "ucc_geth"; 
     800+                       device_type = "network"; 
     801+                       phy-handle = <&phy1>; 
     802+                       pio-handle = <&ucc2pio>; 
     803+               }; 
     804+ 
     805+               spi@500 { 
     806+                       mode = "cpu"; 
     807+                       interrupt-parent = <&qeic>; 
     808+                       interrupts = <0x1>; 
     809+                       reg = <0x500 0x40>; 
     810+                       compatible = "fsl,spi"; 
     811+                       device_type = "spi"; 
     812+               }; 
     813+ 
     814+               spi@4c0 { 
     815+                       mode = "cpu"; 
     816+                       interrupt-parent = <&qeic>; 
     817+                       interrupts = <0x2>; 
     818+                       reg = <0x4c0 0x40>; 
     819+                       compatible = "fsl,spi"; 
     820+                       device_type = "spi"; 
     821+               }; 
     822+ 
     823+               muram@10000 { 
     824+                       #address-cells = <1>; 
     825+                       #size-cells = <1>; 
     826+                       compatible = "fsl,qe-muram", "fsl,cpm-muram"; 
     827+                       ranges = <0x0 0x10000 0x4000>; 
     828+                       device_type = "muram"; 
     829+ 
     830+                       data-only@0 { 
     831+                               compatible = "fsl,qe-muram-data", 
     832+                                       "fsl,cpm-muram-data"; 
     833+                               reg = <0x0 0x4000>; 
     834+                       }; 
    841835+               }; 
    842836+       }; 
Note: See TracChangeset for help on using the changeset viewer.