Changeset 29101


Ignore:
Timestamp:
2011-11-14T08:38:05+01:00 (6 years ago)
Author:
juhosg
Message:

ar71xx: use if-else instead of conditional operators in ar71xx_add_device_eth

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/target/linux/ar71xx/files/arch/mips/ar71xx/devices.c

    r29026 r29101  
    767767        switch (ar71xx_soc) { 
    768768        case AR71XX_SOC_AR7130: 
    769                 pdata->ddr_flush = id ? ar71xx_ddr_flush_ge1 
    770                                       : ar71xx_ddr_flush_ge0; 
    771                 pdata->set_speed = id ? ar71xx_set_speed_ge1 
    772                                       : ar71xx_set_speed_ge0; 
     769                if (id == 0) { 
     770                        pdata->ddr_flush = ar71xx_ddr_flush_ge0; 
     771                        pdata->set_speed = ar71xx_set_speed_ge0; 
     772                } else { 
     773                        pdata->ddr_flush = ar71xx_ddr_flush_ge1; 
     774                        pdata->set_speed = ar71xx_set_speed_ge1; 
     775                } 
    773776                break; 
    774777 
    775778        case AR71XX_SOC_AR7141: 
    776779        case AR71XX_SOC_AR7161: 
    777                 pdata->ddr_flush = id ? ar71xx_ddr_flush_ge1 
    778                                       : ar71xx_ddr_flush_ge0; 
    779                 pdata->set_speed = id ? ar71xx_set_speed_ge1 
    780                                       : ar71xx_set_speed_ge0; 
     780                if (id == 0) { 
     781                        pdata->ddr_flush = ar71xx_ddr_flush_ge0; 
     782                        pdata->set_speed = ar71xx_set_speed_ge0; 
     783                } else { 
     784                        pdata->ddr_flush = ar71xx_ddr_flush_ge1; 
     785                        pdata->set_speed = ar71xx_set_speed_ge1; 
     786                } 
    781787                pdata->has_gbit = 1; 
    782788                break; 
    783789 
    784790        case AR71XX_SOC_AR7242: 
    785                 ar71xx_eth0_data.reset_bit |= AR724X_RESET_GE0_MDIO | 
    786                                               RESET_MODULE_GE0_PHY; 
    787                 ar71xx_eth1_data.reset_bit |= AR724X_RESET_GE1_MDIO | 
    788                                               RESET_MODULE_GE1_PHY; 
    789                 pdata->ddr_flush = id ? ar724x_ddr_flush_ge1 
    790                                       : ar724x_ddr_flush_ge0; 
    791                 pdata->set_speed = id ? ar724x_set_speed_ge1 
    792                                       : ar7242_set_speed_ge0; 
     791                if (id == 0) { 
     792                        pdata->reset_bit |= AR724X_RESET_GE0_MDIO | 
     793                                            RESET_MODULE_GE0_PHY; 
     794                        pdata->ddr_flush = ar724x_ddr_flush_ge0; 
     795                        pdata->set_speed = ar7242_set_speed_ge0; 
     796                } else { 
     797                        pdata->reset_bit |= AR724X_RESET_GE1_MDIO | 
     798                                            RESET_MODULE_GE1_PHY; 
     799                        pdata->ddr_flush = ar724x_ddr_flush_ge1; 
     800                        pdata->set_speed = ar724x_set_speed_ge1; 
     801                } 
    793802                pdata->has_gbit = 1; 
    794803                pdata->is_ar724x = 1; 
     
    803812 
    804813        case AR71XX_SOC_AR7241: 
    805                 ar71xx_eth0_data.reset_bit |= AR724X_RESET_GE0_MDIO; 
    806                 ar71xx_eth1_data.reset_bit |= AR724X_RESET_GE1_MDIO; 
     814                if (id == 0) 
     815                        pdata->reset_bit |= AR724X_RESET_GE0_MDIO; 
     816                else 
     817                        pdata->reset_bit |= AR724X_RESET_GE1_MDIO; 
    807818                /* fall through */ 
    808819        case AR71XX_SOC_AR7240: 
    809                 ar71xx_eth0_data.reset_bit |= RESET_MODULE_GE0_PHY; 
    810                 ar71xx_eth1_data.reset_bit |= RESET_MODULE_GE1_PHY; 
    811                 pdata->ddr_flush = id ? ar724x_ddr_flush_ge1 
    812                                       : ar724x_ddr_flush_ge0; 
    813                 pdata->set_speed = id ? ar724x_set_speed_ge1 
    814                                       : ar724x_set_speed_ge0; 
     820                if (id == 0) { 
     821                        pdata->reset_bit |= RESET_MODULE_GE0_PHY; 
     822                        pdata->ddr_flush = ar724x_ddr_flush_ge0; 
     823                        pdata->set_speed = ar724x_set_speed_ge0; 
     824                } else { 
     825                        pdata->reset_bit |= RESET_MODULE_GE1_PHY; 
     826                        pdata->ddr_flush = ar724x_ddr_flush_ge1; 
     827                        pdata->set_speed = ar724x_set_speed_ge1; 
     828                } 
    815829                pdata->has_gbit = 1; 
    816830                pdata->is_ar724x = 1; 
     
    827841 
    828842        case AR71XX_SOC_AR9130: 
    829                 pdata->ddr_flush = id ? ar91xx_ddr_flush_ge1 
    830                                       : ar91xx_ddr_flush_ge0; 
    831                 pdata->set_speed = id ? ar91xx_set_speed_ge1 
    832                                       : ar91xx_set_speed_ge0; 
     843                if (id == 0) { 
     844                        pdata->ddr_flush = ar91xx_ddr_flush_ge0; 
     845                        pdata->set_speed = ar91xx_set_speed_ge0; 
     846                } else { 
     847                        pdata->ddr_flush = ar91xx_ddr_flush_ge1; 
     848                        pdata->set_speed = ar91xx_set_speed_ge1; 
     849                } 
    833850                pdata->is_ar91xx = 1; 
    834851                break; 
    835852 
    836853        case AR71XX_SOC_AR9132: 
    837                 pdata->ddr_flush = id ? ar91xx_ddr_flush_ge1 
    838                                       : ar91xx_ddr_flush_ge0; 
    839                 pdata->set_speed = id ? ar91xx_set_speed_ge1 
    840                                       : ar91xx_set_speed_ge0; 
     854                if (id == 0) { 
     855                        pdata->ddr_flush = ar91xx_ddr_flush_ge0; 
     856                        pdata->set_speed = ar91xx_set_speed_ge0; 
     857                } else { 
     858                        pdata->ddr_flush = ar91xx_ddr_flush_ge1; 
     859                        pdata->set_speed = ar91xx_set_speed_ge1; 
     860                } 
    841861                pdata->is_ar91xx = 1; 
    842862                pdata->has_gbit = 1; 
     
    845865        case AR71XX_SOC_AR9330: 
    846866        case AR71XX_SOC_AR9331: 
    847                 ar71xx_eth0_data.reset_bit = AR933X_RESET_GE0_MAC | 
    848                                              AR933X_RESET_GE0_MDIO; 
    849                 ar71xx_eth1_data.reset_bit = AR933X_RESET_GE1_MAC | 
    850                                              AR933X_RESET_GE1_MDIO; 
    851                 pdata->ddr_flush = id ? ar933x_ddr_flush_ge1 
    852                                       : ar933x_ddr_flush_ge0; 
    853                 pdata->set_speed = id ? ar933x_set_speed_ge1 
    854                                       : ar933x_set_speed_ge0; 
     867                if (id == 0) { 
     868                        pdata->reset_bit = AR933X_RESET_GE0_MAC | 
     869                                           AR933X_RESET_GE0_MDIO; 
     870                        pdata->ddr_flush = ar933x_ddr_flush_ge0; 
     871                        pdata->set_speed = ar933x_set_speed_ge0; 
     872                } else { 
     873                        pdata->reset_bit = AR933X_RESET_GE1_MAC | 
     874                                           AR933X_RESET_GE1_MDIO; 
     875                        pdata->ddr_flush = ar933x_ddr_flush_ge1; 
     876                        pdata->set_speed = ar933x_set_speed_ge1; 
     877                } 
     878 
    855879                pdata->has_gbit = 1; 
    856880                pdata->is_ar724x = 1; 
     
    867891        case AR71XX_SOC_AR9342: 
    868892        case AR71XX_SOC_AR9344: 
    869                 ar71xx_eth0_data.reset_bit = AR934X_RESET_GE0_MAC | 
    870                                              AR934X_RESET_GE0_MDIO; 
    871                 ar71xx_eth1_data.reset_bit = AR934X_RESET_GE1_MAC | 
    872                                              AR934X_RESET_GE1_MDIO; 
    873                 pdata->ddr_flush = id ? ar934x_ddr_flush_ge1 
    874                                       : ar934x_ddr_flush_ge0; 
    875                 pdata->set_speed = id ? ar934x_set_speed_ge1 
    876                                       : ar934x_set_speed_ge0; 
     893                if (id == 0) { 
     894                        pdata->reset_bit = AR934X_RESET_GE0_MAC | 
     895                                           AR934X_RESET_GE0_MDIO; 
     896                        pdata->ddr_flush =ar934x_ddr_flush_ge0; 
     897                        pdata->set_speed = ar934x_set_speed_ge0; 
     898                } else { 
     899                        pdata->reset_bit = AR934X_RESET_GE1_MAC | 
     900                                           AR934X_RESET_GE1_MDIO; 
     901                        pdata->ddr_flush = ar934x_ddr_flush_ge1; 
     902                        pdata->set_speed = ar934x_set_speed_ge1 
     903                } 
     904 
    877905                pdata->has_gbit = 1; 
    878906                pdata->is_ar724x = 1; 
Note: See TracChangeset for help on using the changeset viewer.