Changeset 28978


Ignore:
Timestamp:
2011-11-12T11:54:17+01:00 (6 years ago)
Author:
juhosg
Message:

ar71xx: allow to register ethernet interfaces for AR934X

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/target/linux/ar71xx/files/arch/mips/ar71xx/devices.c

    r28124 r28978  
    299299} 
    300300 
     301static void ar934x_set_pll_ge0(int speed) 
     302{ 
     303        /* TODO */ 
     304} 
     305 
     306static void ar934x_set_pll_ge1(int speed) 
     307{ 
     308        /* TODO */ 
     309} 
     310 
    301311static void ar71xx_ddr_flush_ge0(void) 
    302312{ 
     
    337347{ 
    338348        ar71xx_ddr_flush(AR933X_DDR_REG_FLUSH_GE1); 
     349} 
     350 
     351static void ar934x_ddr_flush_ge0(void) 
     352{ 
     353        ar71xx_ddr_flush(AR934X_DDR_REG_FLUSH_GE0); 
     354} 
     355 
     356static void ar934x_ddr_flush_ge1(void) 
     357{ 
     358        ar71xx_ddr_flush(AR934X_DDR_REG_FLUSH_GE1); 
    339359} 
    340360 
     
    425445#define AR933X_PLL_VAL_10       0x00991099 
    426446 
     447#define AR934X_PLL_VAL_1000     0x00110000 
     448#define AR934X_PLL_VAL_100      0x00001099 
     449#define AR934X_PLL_VAL_10       0x00991099 
     450 
    427451static void __init ar71xx_init_eth_pll_data(unsigned int id) 
    428452{ 
     
    475499                pll_100 = AR933X_PLL_VAL_100; 
    476500                pll_1000 = AR933X_PLL_VAL_1000; 
     501                break; 
     502 
     503        case AR71XX_SOC_AR9341: 
     504        case AR71XX_SOC_AR9342: 
     505        case AR71XX_SOC_AR9344: 
     506                pll_10 = AR934X_PLL_VAL_10; 
     507                pll_100 = AR934X_PLL_VAL_100; 
     508                pll_1000 = AR934X_PLL_VAL_1000; 
    477509                break; 
    478510 
     
    641673                break; 
    642674 
     675        case AR71XX_SOC_AR9341: 
     676        case AR71XX_SOC_AR9342: 
     677        case AR71XX_SOC_AR9344: 
     678                ar71xx_eth0_data.reset_bit = AR934X_RESET_GE0_MAC | 
     679                                             AR934X_RESET_GE0_MDIO; 
     680                ar71xx_eth1_data.reset_bit = AR934X_RESET_GE1_MAC | 
     681                                             AR934X_RESET_GE1_MDIO; 
     682                pdata->ddr_flush = id ? ar934x_ddr_flush_ge1 
     683                                      : ar934x_ddr_flush_ge0; 
     684                pdata->set_pll =  id ? ar934x_set_pll_ge1 
     685                                     : ar934x_set_pll_ge0; 
     686                pdata->has_gbit = 1; 
     687                pdata->is_ar724x = 1; 
     688 
     689                if (!pdata->fifo_cfg1) 
     690                        pdata->fifo_cfg1 = 0x0010ffff; 
     691                if (!pdata->fifo_cfg2) 
     692                        pdata->fifo_cfg2 = 0x015500aa; 
     693                if (!pdata->fifo_cfg3) 
     694                        pdata->fifo_cfg3 = 0x01f00140; 
     695                break; 
     696 
    643697        default: 
    644698                BUG(); 
Note: See TracChangeset for help on using the changeset viewer.