Changeset 27664


Ignore:
Timestamp:
2011-07-17T21:27:34+02:00 (7 years ago)
Author:
blogic
Message:

uboot-lantiq

fix arv752DPW and add arv7525PW

Location:
trunk/package/uboot-lantiq
Files:
1 added
4 edited

Legend:

Unmodified
Added
Removed
  • trunk/package/uboot-lantiq/Makefile

    r27538 r27664  
    6262Package/uboot-lantiq-arv4525PW_ramboot=$(call Package/uboot-lantiq-template,arv4525PW_ramboot,RAM) 
    6363Package/uboot-lantiq-arv4525PW_brnboot=$(call Package/uboot-lantiq-template,arv4525PW_brnboot,BRN) 
     64Package/uboot-lantiq-arv7525PW_flash=$(call Package/uboot-lantiq-template,arv7525PW_flash,NOR) 
     65Package/uboot-lantiq-arv7525PW_ramboot=$(call Package/uboot-lantiq-template,arv7525PW_ramboot,RAM) 
     66Package/uboot-lantiq-arv7525PW_brnboot=$(call Package/uboot-lantiq-template,arv7525PW_brnboot,BRN) 
    6467Package/uboot-lantiq-arv452CPW_flash=$(call Package/uboot-lantiq-template,arv452CPW_flash,NOR) 
    6568Package/uboot-lantiq-arv452CPW_ramboot=$(call Package/uboot-lantiq-template,arv452CPW_ramboot,RAM) 
     
    7679DDR_CONFIG_arv4520PW_ramboot:=arcadyan_psc166_32 
    7780DDR_CONFIG_arv4525PW_ramboot:=arcadyan_psc166_32 
     81DDR_CONFIG_arv7525PW_ramboot:=arcadyan_psc166_32 
    7882DDR_CONFIG_arv452CPW_ramboot:=arcadyan_psc166_32 
    7983DDR_CONFIG_arv752DPW_ramboot:=arcadyan_psc166_64 
     
    154158$(eval $(call BuildPackage,uboot-lantiq-arv4525PW_brnboot)) 
    155159$(eval $(call BuildPackage,uboot-lantiq-arv4525PW_ramboot)) 
     160$(eval $(call BuildPackage,uboot-lantiq-arv7525PW_flash)) 
     161$(eval $(call BuildPackage,uboot-lantiq-arv7525PW_brnboot)) 
     162$(eval $(call BuildPackage,uboot-lantiq-arv7525PW_ramboot)) 
    156163$(eval $(call BuildPackage,uboot-lantiq-arv452CPW_flash)) 
    157164$(eval $(call BuildPackage,uboot-lantiq-arv452CPW_brnboot)) 
  • trunk/package/uboot-lantiq/files/board/arcadyan/board.c

    r25694 r27664  
    313313#endif 
    314314 
     315#ifdef CONFIG_RTL8306G_SWITCH 
     316#define ID_RTL8306      0x5988 
     317 
     318static int external_switch_rtl8306G(void) 
     319{ 
     320        unsigned short chipid,val; 
     321        int i; 
     322        static char * const name = "lq_cpe_eth"; 
     323        unsigned int chipid2, chipver, chiptype; 
     324        char str[128]; 
     325        int cpu_mask = 1 << 5; 
     326        udelay(100000); 
     327 
     328        puts("\nsearching for rtl8306 switch ... "); 
     329        if (miiphy_read(name, 4, 30, &chipid) == 0) { 
     330                if (chipid == ID_RTL8306) { 
     331                        puts("found\nReset Hard\n"); 
     332#ifdef CONFIG_ARV752DPW 
     333                        //gpio 19 
     334                        //reset reset ping to high 
     335                        *DANUBE_GPIO_P1_DIR |= 8; 
     336                        *DANUBE_GPIO_P1_OUT |= 8; 
     337                        udelay(500*1000); 
     338                        *DANUBE_GPIO_P1_OUT &= ~(8); // now low again for at least 10 ms 
     339                        udelay(500*1000); 
     340                        *DANUBE_GPIO_P1_OUT |= 8; 
     341                        udelay(500*1000); 
     342                        puts("Done\n"); 
     343#endif 
     344                        /* set led mode */ 
     345 
     346                        miiphy_write(name, 0, 0, 0x3100); 
     347                        miiphy_write(name, 0, 18, 0x7fff); 
     348                        miiphy_write(name, 0, 19, 0xffff); 
     349                        miiphy_write(name, 0, 22, 0x877f); 
     350                        miiphy_write(name, 0, 24, 0x0ed1); 
     351 
     352                        miiphy_write(name, 1, 0, 0x3100); 
     353                        miiphy_write(name, 1, 22, 0x877f); 
     354                        miiphy_write(name, 1, 24, 0x1ed2); 
     355 
     356                        miiphy_write(name, 2, 0, 0x3100); 
     357                        miiphy_write(name, 2, 22, 0x877f); 
     358                        miiphy_write(name, 2, 23, 0x0020); 
     359                        miiphy_write(name, 2, 24, 0x2ed4); 
     360 
     361                        miiphy_write(name, 3, 0, 0x3100); 
     362                        miiphy_write(name, 3, 22, 0x877f); 
     363                        miiphy_write(name, 3, 24, 0x3ed8); 
     364 
     365                        miiphy_write(name, 4, 0, 0x3100); 
     366                        miiphy_write(name, 4, 22, 0x877f); 
     367                        miiphy_write(name, 4, 24, 0x4edf); 
     368 
     369                        miiphy_write(name, 5, 0, 0x3100); 
     370                        miiphy_write(name, 6, 0, 0x2100); 
     371 
     372                        //important. enable phy 5 link status, for rmii 
     373                        miiphy_write(name, 6, 22, 0x873f); 
     374 
     375                        miiphy_write(name, 6, 24, 0x8eff); 
     376                        //disable ports 
     377                        for (i=0;i<5;i++) { 
     378                                miiphy_read(name, 0, 24, &val); 
     379                                val&=~(1<<10); 
     380                                val&=~(1<<11); 
     381                                miiphy_write(name, 0, 24, val); 
     382                        } 
     383 
     384                        puts("Reset Soft\n"); 
     385                        miiphy_write(name,0 ,0 ,1<<15); 
     386                        for (i=0;i<1000;i++) 
     387                        { 
     388                                miiphy_read(name,0 ,0 ,&val); 
     389                                if (!(val&1<<15)) 
     390                                        break; 
     391                                udelay(1000); 
     392                        } 
     393                        if (i==1000) 
     394                                puts("Failed\n"); 
     395                        else 
     396                                puts("Success\n"); 
     397                        //enable ports egain 
     398                        for (i=0;i<5;i++) // enable ports 
     399                        { 
     400                                miiphy_read(name, 0, 24, &val); 
     401                                val|=(1<<10); 
     402                                val|=(1<<11); 
     403                                miiphy_write(name, 0, 24, val); 
     404                        } 
     405                        puts("\n"); 
     406                        return 0; 
     407                } 
     408                puts("failed\n"); 
     409        } 
     410        puts("\nno known switch found ... \n"); 
     411 
     412        return 0; 
     413} 
     414#endif 
     415 
    315416#ifdef CONFIG_AR8216_SWITCH 
    316417static int external_switch_ar8216(void) 
     
    346447        udelay(1000); 
    347448 
     449#ifdef CONFIG_RTL8306G_SWITCH 
     450        if (external_switch_rtl8306G()<0) 
     451                return -1; 
     452#endif 
    348453#ifdef CONFIG_RTL8306_SWITCH 
    349454        if (external_switch_rtl8306()<0) 
  • trunk/package/uboot-lantiq/files/include/configs/arv752DPW.h

    r25694 r27664  
    1212#define CONFIG_RTL8306G_SWITCH  1 
    1313//#define CONFIG_EBU_GPIO               0x2 
    14 #define CONFIG_SWITCH_PORT1 
    15 #define CONFIG_SWITCH_PIN       3 
    1614//#define CONFIG_BUTTON_PORT0 
    1715//#define CONFIG_BUTTON_PIN     12 
  • trunk/package/uboot-lantiq/patches/300-arcadyan.patch

    r25694 r27664  
    4040--- a/Makefile 
    4141+++ b/Makefile 
    42 @@ -3414,6 +3414,40 @@ 
     42@@ -3414,6 +3414,41 @@ 
    4343 ## MIPS32 ifxcpe 
    4444 ######################################################################### 
     
    7575+$(eval $(call arcadyan, arv4518PW%config)) 
    7676+$(eval $(call arcadyan, arv7518PW%config)) 
     77+$(eval $(call arcadyan, arv7525PW%config)) 
    7778+$(eval $(call arcadyan, arv752DPW%config)) 
    7879+$(eval $(call arcadyan, arv752DPW22%config)) 
Note: See TracChangeset for help on using the changeset viewer.