Changeset 26351


Ignore:
Timestamp:
2011-03-29T07:17:10+02:00 (7 years ago)
Author:
blogic
Message:

[lantiq]

  • several updates to the voice packages
Location:
trunk/package
Files:
5 edited
3 moved

Legend:

Unmodified
Added
Removed
  • trunk/package/ltq-tapi/Makefile

    r26023 r26351  
    2323  TITLE:=Lantiq TAPI subsystem 
    2424  URL:=http://www.lantiq.com/ 
    25   DEPENDS:=+kmod-ltq-ifxos @TARGET_lantiq_xway 
     25  DEPENDS:=+kmod-ltq-ifxos @TARGET_lantiq 
    2626  FILES:=$(PKG_BUILD_DIR)/src/drv_tapi.ko 
    2727  AUTOLOAD:=$(call AutoLoad,20,drv_tapi) 
  • trunk/package/ltq-tapi/patches/000-portability.patch

    r26301 r26351  
    11--- a/src/Makefile.am 
    22+++ b/src/Makefile.am 
    3 @@ -149,7 +149,7 @@ if KERNEL_2_6 
     3@@ -154,7 +154,7 @@ if KERNEL_2_6 
    44 drv_tapi_OBJS = "$(subst .c,.o, $(drv_tapi_SOURCES))" 
    55  
     
    1010                if test ! -e $(PWD)/$$f; then \ 
    1111                        echo "  LN      $$f" ; \ 
    12 @@ -157,10 +157,10 @@ drv_tapi.ko: $(drv_tapi_SOURCES) $(EXTRA 
     12@@ -162,10 +162,10 @@ drv_tapi.ko: $(drv_tapi_SOURCES) $(EXTRA 
    1313                        ln -s @abs_srcdir@/$$f $(PWD)/$$f; \ 
    1414                fi; \ 
     
    4848--- a/src/drv_tapi_linux.c 
    4949+++ b/src/drv_tapi_linux.c 
    50 @@ -55,7 +55,7 @@ 
    51     #include <linux/sched.h> 
    52     #undef   CONFIG_DEVFS_FS 
    53     #ifndef UTS_RELEASE 
    54 -      #include "linux/utsrelease.h" 
    55 +      #include <utsrelease.h> 
    56     #endif /* UTC_RELEASE */ 
    57  #else 
    58     #include <linux/tqueue.h> 
    59 --- a/src/drv_tapi_linux.c 
    60 +++ b/src/drv_tapi_linux.c 
    6150@@ -47,6 +47,7 @@ 
    6251 #include <linux/errno.h> 
     
    6756  
    6857 #ifdef LINUX_2_6 
    69 @@ -55,12 +56,11 @@ 
     58@@ -55,7 +56,11 @@ 
    7059    #include <linux/sched.h> 
    7160    #undef   CONFIG_DEVFS_FS 
    7261    #ifndef UTS_RELEASE 
    73 -      #include <utsrelease.h> 
    74 +      #include <generated/utsrelease.h> 
     62-      #include "linux/utsrelease.h" 
     63+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,6,33)) 
     64+#   include <linux/utsrelease.h> 
     65+#else 
     66+#   include <generated/utsrelease.h> 
     67+#endif 
    7568    #endif /* UTC_RELEASE */ 
    7669 #else 
    7770    #include <linux/tqueue.h> 
    78     #include <linux/sched.h> 
    79 -   #include <linux/smp_lock.h>         /* lock_kernel() */ 
    80  #endif /* LINUX_2_6 */ 
    81   
    82  #include "drv_tapi.h" 
    83 @@ -3600,7 +3600,11 @@ IFX_void_t TAPI_OS_ThreadKill(IFXOS_Thre 
     71@@ -3718,7 +3723,11 @@ IFX_void_t TAPI_OS_ThreadKill(IFXOS_Thre 
    8472             flag and released after the down() call. */ 
    8573          lock_kernel(); 
  • trunk/package/ltq-tapi/patches/100-ifxmips.patch

    r21197 r26351  
    11--- a/src/drv_tapi_linux.c 
    22+++ b/src/drv_tapi_linux.c 
    3 @@ -544,7 +544,7 @@ static ssize_t ifx_tapi_write (struct fi 
     3@@ -552,7 +552,7 @@ static ssize_t ifx_tapi_write (struct fi 
    44    IFX_uint8_t         *pData; 
    55    IFX_size_t           buf_size; 
     
    7070--- a/src/lib/lib_bufferpool/lib_bufferpool.c 
    7171+++ b/src/lib/lib_bufferpool/lib_bufferpool.c 
    72 @@ -80,24 +80,6 @@ 
    73  #include <linux/slab.h> 
    74  #endif /* LINUX */ 
     72@@ -85,24 +85,6 @@ 
     73 #include <stdlib.h> 
     74 #endif /*VXWORKS*/ 
    7575  
    7676- 
  • trunk/package/ltq-tapi/patches/200-linux-37.patch

    r26301 r26351  
    11--- a/src/drv_tapi_linux.c 
    22+++ b/src/drv_tapi_linux.c 
    3 @@ -128,8 +128,13 @@ 
     3@@ -146,8 +146,13 @@ static ssize_t ifx_tapi_write(struct fil 
    44                               size_t count, loff_t * ppos); 
    55 static ssize_t ifx_tapi_read(struct file * filp, char *buf, 
     
    99                               unsigned int nCmd, unsigned long nArgument); 
    1010+#else 
    11 +static int ifx_tapi_ioctl(struct file *filp, 
     11+static long ifx_tapi_ioctl(struct file *filp, 
    1212+                              unsigned int nCmd, unsigned long nArgument); 
    1313+#endif 
     
    1515  
    1616 #ifdef CONFIG_PROC_FS 
    17 @@ -213,7 +218,11 @@ 
     17@@ -231,7 +236,11 @@ IFX_return_t TAPI_OS_RegisterLLDrv (IFX_ 
    1818    IFX_char_t   *pRegDrvName = IFX_NULL; 
    1919    IFX_int32_t ret = 0; 
     
    2727 #ifdef MODULE 
    2828       tapi_fops.owner =    THIS_MODULE; 
    29 @@ -221,7 +230,11 @@ 
     29@@ -239,7 +248,11 @@ IFX_return_t TAPI_OS_RegisterLLDrv (IFX_ 
    3030       tapi_fops.read =     ifx_tapi_read; 
    3131       tapi_fops.write =    ifx_tapi_write; 
     
    3939       tapi_fops.release =  ifx_tapi_release; 
    4040    } 
    41 @@ -876,8 +889,13 @@ 
     41@@ -894,8 +907,13 @@ static IFX_uint32_t ifx_tapi_poll (struc 
    4242    - 0 and positive values - success 
    4343    - negative value - ioctl failed 
     
    4747                           unsigned int nCmd, unsigned long nArg) 
    4848+#else 
    49 +static int ifx_tapi_ioctl(struct file *filp, 
     49+static long ifx_tapi_ioctl(struct file *filp, 
    5050+                          unsigned int nCmd, unsigned long nArg) 
    5151+#endif 
  • trunk/package/ltq-vmmc/Makefile

    r26044 r26351  
    118118endef 
    119119 
    120 ifdef CONFIG_TARGET_lantiq_xway 
     120ifdef CONFIG_TARGET_lantiq 
    121121  define Build/InstallDev 
    122122        $(INSTALL_DIR) $(1)/usr/include 
     
    130130        $(INSTALL_BIN) ./files/vmmc.init $(1)/etc/init.d/vmmc 
    131131        $(CP) $(PKG_BUILD_DIR)/firmware/$(FW_SOURCE) $(1)/$(FW_DIR)/$(FW_TARGET) 
    132         $(CP) $(PKG_BUILD_DIR)/coef/$(COEF_TARGET) $(1)/$(FW_DIR)/$(COEF_TARGET) 
     132        $(CP) $(PKG_BUILD_DIR)/coef/$(COEF_SRC) $(1)/$(FW_DIR)/$(COEF_TARGET) 
    133133  endef 
    134134endif 
  • trunk/package/ltq-vmmc/patches/100-ifxmips.patch

    r25275 r26351  
    1414--- a/src/drv_vmmc_bbd.c 
    1515+++ b/src/drv_vmmc_bbd.c 
    16 @@ -1072,7 +1072,11 @@ 
     16@@ -1072,7 +1072,11 @@ static IFX_int32_t vmmc_BBD_DownloadChCr 
    1717    IFX_uint8_t  padBytes = 0; 
    1818 #endif 
     
    8989  
    9090 /** 
    91 @@ -72,11 +34,6 @@ 
     91@@ -72,11 +34,6 @@ do { \ 
    9292 */ 
    9393 #define VMMC_DRIVER_UNLOAD_HOOK(ret) \ 
     
    142142 #undef USE_PLAIN_VOICE_FIRMWARE 
    143143 #undef PRINT_ON_ERR_INTERRUPT 
    144 @@ -35,8 +36,35 @@ 
     144@@ -35,8 +36,22 @@ 
    145145 #include "ifxos_interrupt.h" 
    146146 #include "ifxos_time.h" 
     
    158158+#  define ifx_gptu_timer_free       lq_free_timer 
    159159+ 
    160 +#  define IFX_MPS_SRAM              IFXMIPS_MPS_SRAM 
    161 +#  define IFX_MPS_AD0ENR            IFXMIPS_MPS_AD0ENR 
    162 +#  define IFX_MPS_AD1ENR            IFXMIPS_MPS_AD1ENR 
    163 +#  define IFX_MPS_VC0ENR            IFXMIPS_MPS_VC0ENR 
    164 +#  define IFX_MPS_SAD0SR            IFXMIPS_MPS_SAD0SR 
    165 +#  define IFX_MPS_RAD0SR            IFXMIPS_MPS_RAD0SR 
    166 +#  define IFX_MPS_RAD1SR            IFXMIPS_MPS_RAD1SR 
    167 +#  define IFX_MPS_CAD0SR            IFXMIPS_MPS_CAD0SR 
    168 +#  define IFX_MPS_CAD1SR            IFXMIPS_MPS_CAD1SR 
    169 +#  define IFX_MPS_RVC0SR            IFXMIPS_MPS_RVC0SR 
    170 +#  define IFX_MPS_CVC0SR            IFXMIPS_MPS_CVC0SR 
    171 + 
    172 +#  define INT_NUM_IM4_IRL14         (INT_NUM_IM4_IRL0 + 14) 
    173160+ 
    174161+#  define bsp_mask_and_ack_irq      lq_mask_and_ack_irq 
     
    180167 #include "drv_mps_vmmc.h" 
    181168 #include "drv_mps_vmmc_dbg.h" 
    182 @@ -201,7 +229,8 @@ 
     169@@ -98,6 +113,9 @@ extern IFX_void_t bsp_mask_and_ack_irq ( 
     170 extern IFX_void_t mask_and_ack_danube_irq (IFX_uint32_t irq_nr); 
     171  
     172 #endif /* */ 
     173+ 
     174+extern void sys_hw_setup (void); 
     175+ 
     176 extern IFXOS_event_t fw_ready_evt; 
     177 /* callback function to free all data buffers currently used by voice FW */ 
     178 IFX_void_t (*ifx_mps_bufman_freeall)(IFX_void_t) = IFX_NULL; 
     179@@ -201,7 +219,8 @@ IFX_boolean_t ifx_mps_ext_bufman () 
    183180  */ 
    184181 IFX_void_t *ifx_mps_fastbuf_malloc (IFX_size_t size, IFX_int32_t priority) 
    185182 { 
    186183-   IFX_uint32_t ptr, flags; 
    187 +   unsigned long flags; 
     184+   IFXOS_INTSTAT flags; 
    188185+   IFX_uint32_t ptr; 
    189186    IFX_int32_t index = fastbuf_index; 
    190187  
    191188    if (fastbuf_initialized == 0) 
    192 @@ -255,7 +284,7 @@ 
     189@@ -255,7 +274,7 @@ IFX_void_t *ifx_mps_fastbuf_malloc (IFX_ 
    193190  */ 
    194191 IFX_void_t ifx_mps_fastbuf_free (const IFX_void_t * ptr) 
    195192 { 
    196193-   IFX_uint32_t flags; 
    197 +   unsigned long flags; 
     194+   IFXOS_INTSTAT flags; 
    198195    IFX_int32_t index = fastbuf_index; 
    199196  
    200197    IFXOS_LOCKINT (flags); 
    201 @@ -451,7 +480,7 @@ 
     198@@ -451,7 +470,7 @@ static mps_buffer_state_e ifx_mps_bufman 
    202199  */ 
    203200 static IFX_int32_t ifx_mps_bufman_inc_level (IFX_uint32_t value) 
    204201 { 
    205202-   IFX_uint32_t flags; 
    206 +   unsigned long flags; 
     203+   IFXOS_INTSTAT flags; 
    207204  
    208205    if (mps_buffer.buf_level + value > MPS_BUFFER_MAX_LEVEL) 
    209206    { 
    210 @@ -478,7 +507,7 @@ 
     207@@ -478,7 +497,7 @@ static IFX_int32_t ifx_mps_bufman_inc_le 
    211208  */ 
    212209 static IFX_int32_t ifx_mps_bufman_dec_level (IFX_uint32_t value) 
    213210 { 
    214211-   IFX_uint32_t flags; 
    215 +   unsigned long flags; 
     212+   IFXOS_INTSTAT flags; 
    216213  
    217214    if (mps_buffer.buf_level < value) 
    218215    { 
    219 @@ -946,7 +975,7 @@ 
     216@@ -630,7 +649,7 @@ IFX_int32_t ifx_mps_bufman_buf_provide ( 
     217       mem_seg_ptr[i] = 
     218          (IFX_uint32_t *) CPHYSADDR ((IFX_uint32_t) mps_buffer. 
     219                                      malloc (segment_size, FASTBUF_FW_OWNED)); 
     220-      if (mem_seg_ptr[i] == CPHYSADDR (IFX_NULL)) 
     221+      if (mem_seg_ptr[i] == (IFX_uint32_t *)CPHYSADDR (IFX_NULL)) 
     222       { 
     223          TRACE (MPS, DBG_LEVEL_HIGH, 
     224                 ("%s(): cannot allocate buffer\n", __FUNCTION__)); 
     225@@ -946,7 +965,7 @@ IFX_int32_t ifx_mps_common_open (mps_com 
    220226                                  mps_mbx_dev * pMBDev, IFX_int32_t bcommand, 
    221227                                  IFX_boolean_t from_kernel) 
    222228 { 
    223229-   IFX_uint32_t flags; 
    224 +   unsigned long flags; 
     230+   IFXOS_INTSTAT flags; 
    225231  
    226232    IFXOS_LOCKINT (flags); 
    227233  
    228 @@ -1062,7 +1091,7 @@ 
     234@@ -1062,7 +1081,7 @@ IFX_int32_t ifx_mps_common_close (mps_mb 
    229235 IFX_void_t ifx_mps_release_structures (mps_comm_dev * pDev) 
    230236 { 
    231237    IFX_int32_t count; 
    232238-   IFX_uint32_t flags; 
    233 +   unsigned long flags; 
     239+   IFXOS_INTSTAT flags; 
    234240  
    235241    IFXOS_LOCKINT (flags); 
    236242    IFXOS_BlockFree (pFW_img_data); 
    237 @@ -1558,7 +1587,7 @@ 
     243@@ -1111,7 +1130,7 @@ IFX_uint32_t ifx_mps_init_structures (mp 
     244  
     245    /* Initialize MPS main structure */ 
     246    memset ((IFX_void_t *) pDev, 0, sizeof (mps_comm_dev)); 
     247-   pDev->base_global = (mps_mbx_reg *) IFX_MPS_SRAM; 
     248+   pDev->base_global = (mps_mbx_reg *) IFXMIPS_MPS_SRAM; 
     249    pDev->flags = 0x00000000; 
     250    MBX_Memory = pDev->base_global; 
     251  
     252@@ -1119,9 +1138,11 @@ IFX_uint32_t ifx_mps_init_structures (mp 
     253       for MBX communication. These are: mailbox base address, mailbox size, * 
     254       mailbox read index and mailbox write index. for command and voice 
     255       mailbox, * upstream and downstream direction. */ 
     256-   memset ((IFX_void_t *) MBX_Memory,   /* avoid to overwrite CPU boot 
     257-                                           registers */ 
     258-           0, sizeof (mps_mbx_reg) - 2 * sizeof (mps_boot_cfg_reg)); 
     259+   memset ( 
     260+       /* avoid to overwrite CPU boot registers */ 
     261+          (IFX_void_t *) MBX_Memory, 
     262+           0, 
     263+           sizeof (mps_mbx_reg) - 2 * sizeof (mps_boot_cfg_reg)); 
     264    MBX_Memory->MBX_UPSTR_CMD_BASE = 
     265       (IFX_uint32_t *) CPHYSADDR ((IFX_uint32_t) MBX_UPSTRM_CMD_FIFO_BASE); 
     266    MBX_Memory->MBX_UPSTR_CMD_SIZE = MBX_CMD_FIFO_SIZE; 
     267@@ -1558,7 +1579,7 @@ IFX_int32_t ifx_mps_mbx_read_message (mp 
    238268                                       IFX_uint32_t * bytes) 
    239269 { 
    240270    IFX_int32_t i, ret; 
    241271-   IFX_uint32_t flags; 
    242 +   unsigned long flags; 
     272+   IFXOS_INTSTAT flags; 
    243273  
    244274    IFXOS_LOCKINT (flags); 
    245275  
    246 @@ -1768,7 +1797,7 @@ 
     276@@ -1768,7 +1789,7 @@ IFX_int32_t ifx_mps_mbx_write_message (m 
    247277 { 
    248278    mps_fifo *mbx; 
    249279    IFX_uint32_t i; 
    250280-   IFX_uint32_t flags; 
    251 +   unsigned long flags; 
     281+   IFXOS_INTSTAT flags; 
    252282    IFX_int32_t retval = -EAGAIN; 
    253283    IFX_int32_t retries = 0; 
    254284    IFX_uint32_t word = 0; 
    255 @@ -2163,6 +2192,7 @@ 
     285@@ -2163,6 +2184,7 @@ IFX_int32_t ifx_mps_mbx_write_cmd (mps_m 
    256286       TRACE (MPS, DBG_LEVEL_HIGH, 
    257287              ("%s(): Invalid device ID %d !\n", __FUNCTION__, pMBDev->devID)); 
     
    261291 } 
    262292  
    263 @@ -2186,7 +2216,7 @@ 
     293@@ -2186,7 +2208,7 @@ IFX_void_t ifx_mps_mbx_data_upstream (IF 
    264294    mps_mbx_dev *mbx_dev; 
    265295    MbxMsg_s msg; 
    266296    IFX_uint32_t bytes_read = 0; 
    267297-   IFX_uint32_t flags; 
    268 +   unsigned long flags; 
     298+   IFXOS_INTSTAT flags; 
    269299    IFX_int32_t ret; 
    270300  
    271301    /* set pointer to data upstream mailbox, no matter if 0,1,2 or 3 because 
    272 @@ -2277,7 +2307,7 @@ 
     302@@ -2277,7 +2299,7 @@ IFX_void_t ifx_mps_mbx_data_upstream (IF 
    273303          { 
    274304             ifx_mps_bufman_dec_level (1); 
     
    279309                IFXOS_LockRelease (pMPSDev->provide_buffer); 
    280310             } 
    281 @@ -2320,7 +2350,7 @@ 
     311@@ -2320,7 +2342,7 @@ IFX_void_t ifx_mps_mbx_data_upstream (IF 
    282312 #endif /* CONFIG_PROC_FS */ 
    283313             ifx_mps_bufman_dec_level (1); 
     
    288318                IFXOS_LockRelease (pMPSDev->provide_buffer); 
    289319             } 
    290 @@ -2350,7 +2380,7 @@ 
     320@@ -2350,7 +2372,7 @@ IFX_void_t ifx_mps_mbx_data_upstream (IF 
    291321 IFX_void_t ifx_mps_mbx_cmd_upstream (IFX_ulong_t dummy) 
    292322 { 
    293323    mps_fifo *mbx; 
    294324-   IFX_uint32_t flags; 
    295 +   unsigned long flags; 
     325+   IFXOS_INTSTAT flags; 
    296326  
    297327    /* set pointer to upstream command mailbox */ 
    298328    mbx = &(pMPSDev->cmd_upstrm_fifo); 
    299 @@ -2398,7 +2428,7 @@ 
     329@@ -2398,7 +2420,7 @@ IFX_void_t ifx_mps_mbx_event_upstream (I 
    300330    mps_event_msg msg; 
    301331    IFX_int32_t length = 0; 
    302332    IFX_int32_t read_length = 0; 
    303333-   IFX_uint32_t flags; 
    304 +   unsigned long flags; 
     334+   IFXOS_INTSTAT flags; 
    305335  
    306336    /* set pointer to upstream event mailbox */ 
    307337    mbx = &(pMPSDev->event_upstrm_fifo); 
    308 @@ -2641,7 +2671,7 @@ 
     338@@ -2613,6 +2635,7 @@ IFX_void_t ifx_mps_enable_mailbox_int () 
     339 #endif 
     340  
     341    *IFX_MPS_AD0ENR = Ad0Reg.val; 
     342+ 
     343 } 
     344  
     345 /** 
     346@@ -2641,7 +2664,7 @@ IFX_void_t ifx_mps_disable_mailbox_int ( 
    309347 */ 
    310348 IFX_void_t ifx_mps_dd_mbx_int_enable (IFX_void_t) 
    311349 { 
    312350-   IFX_uint32_t flags; 
    313 +   unsigned long flags; 
     351+   IFXOS_INTSTAT flags; 
    314352    MPS_Ad0Reg_u Ad0Reg; 
    315353  
    316354    IFXOS_LOCKINT (flags); 
    317 @@ -2667,7 +2697,7 @@ 
     355@@ -2667,7 +2690,7 @@ IFX_void_t ifx_mps_dd_mbx_int_enable (IF 
    318356 */ 
    319357 IFX_void_t ifx_mps_dd_mbx_int_disable (IFX_void_t) 
    320358 { 
    321359-   IFX_uint32_t flags; 
    322 +   unsigned long flags; 
     360+   IFXOS_INTSTAT flags; 
    323361    MPS_Ad0Reg_u Ad0Reg; 
    324362  
    325363    IFXOS_LOCKINT (flags); 
    326 @@ -2794,6 +2824,7 @@ 
     364@@ -2732,7 +2755,6 @@ irqreturn_t ifx_mps_ad0_irq (IFX_int32_t 
     365 #else /* */ 
     366    mask_and_ack_danube_irq (irq); 
     367 #endif /* */ 
     368- 
     369    /* FW is up and ready to process commands */ 
     370    if (MPS_Ad0StatusReg.fld.dl_end) 
     371    { 
     372@@ -2794,6 +2816,7 @@ irqreturn_t ifx_mps_ad0_irq (IFX_int32_t 
    327373       } 
    328374    } 
     
    332378    { 
    333379 #ifdef CONFIG_PROC_FS 
    334 @@ -3087,7 +3118,8 @@ 
     380@@ -2938,12 +2961,12 @@ irqreturn_t ifx_mps_vc_irq (IFX_int32_t  
     381    IFX_MPS_CVC0SR[chan] = MPS_VCStatusReg.val; 
     382    /* handle only enabled interrupts */ 
     383    MPS_VCStatusReg.val &= IFX_MPS_VC0ENR[chan]; 
     384- 
     385 #ifdef LINUX_2_6 
     386    bsp_mask_and_ack_irq (irq); 
     387 #else /* */ 
     388    mask_and_ack_danube_irq (irq); 
     389 #endif /* */ 
     390+ 
     391    pMPSDev->event.MPS_VCStatReg[chan].val = MPS_VCStatusReg.val; 
     392 #ifdef PRINT_ON_ERR_INTERRUPT 
     393    if (MPS_VCStatusReg.fld.rcv_ov) 
     394@@ -3087,7 +3110,8 @@ IFX_int32_t ifx_mps_get_fw_version (IFX_ 
    335395  */ 
    336396 IFX_return_t ifx_mps_init_gpt () 
     
    342402 #if defined(SYSTEM_AR9) || defined(SYSTEM_VR9) 
    343403    timer = TIMER1A; 
     404@@ -3160,6 +3184,7 @@ IFX_void_t ifx_mps_shutdown_gpt (IFX_voi 
     405 #else /* Danube */ 
     406    timer = TIMER1B; 
     407 #endif /* SYSTEM_AR9 || SYSTEM_VR9 */ 
     408+ 
     409    ifx_gptu_timer_free (timer); 
     410 } 
     411  
    344412--- a/src/mps/drv_mps_vmmc_danube.c 
    345413+++ b/src/mps/drv_mps_vmmc_danube.c 
     
    369437 #include "drv_mps_vmmc.h" 
    370438 #include "drv_mps_vmmc_dbg.h" 
    371 @@ -71,6 +83,20 @@ 
     439@@ -71,6 +83,20 @@ IFX_void_t ifx_mps_release (IFX_void_t); 
    372440 /* Local function definition     */ 
    373441 /* ============================= */ 
     
    390458  * DANUBE Specific Routines 
    391459  ******************************************************************************/ 
    392 @@ -130,6 +156,15 @@ 
     460@@ -130,6 +156,15 @@ IFX_int32_t ifx_mps_download_firmware (m 
    393461    } 
    394462  
     
    406474    { 
    407475       TRACE (MPS, DBG_LEVEL_HIGH, 
    408 @@ -137,6 +172,7 @@ 
     476@@ -137,6 +172,7 @@ IFX_int32_t ifx_mps_download_firmware (m 
    409477                  __FILE__, __func__, __LINE__, mem, ifx_get_cp1_size())); 
    410478       return IFX_ERROR; 
     
    414482    /* reset the driver */ 
    415483    ifx_mps_reset (); 
    416 @@ -357,7 +393,7 @@ 
     484@@ -357,7 +393,7 @@ IFX_void_t ifx_mps_release (IFX_void_t) 
    417485  */ 
    418486 IFX_void_t ifx_mps_wdog_expiry() 
     
    425493--- a/src/mps/drv_mps_vmmc_device.h 
    426494+++ b/src/mps/drv_mps_vmmc_device.h 
    427 @@ -16,8 +16,15 @@ 
     495@@ -16,8 +16,58 @@ 
    428496                  declarations. 
    429497 *******************************************************************************/ 
     
    436504+#  include <xway/xway.h> 
    437505+#  include <gpio.h> 
     506+#define IFXMIPS_MPS_SRAM               ((u32 *)(KSEG1 + 0x1F200000)) 
     507+#define IFXMIPS_MPS_BASE_ADDR          (KSEG1 + 0x1F107000) 
     508+#define IFXMIPS_MPS_CHIPID             ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0344)) 
     509+#define IFXMIPS_MPS_VC0ENR             ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0000)) 
     510+#define IFXMIPS_MPS_RVC0SR             ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0010)) 
     511+#define IFXMIPS_MPS_CVC0SR             ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0030)) 
     512+#define IFXMIPS_MPS_CVC1SR             ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0034)) 
     513+#define IFXMIPS_MPS_CVC2SR             ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0038)) 
     514+#define IFXMIPS_MPS_CVC3SR             ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x003C)) 
     515+#define IFXMIPS_MPS_RAD0SR             ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0040)) 
     516+#define IFXMIPS_MPS_RAD1SR             ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0044)) 
     517+#define IFXMIPS_MPS_SAD0SR             ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0048)) 
     518+#define IFXMIPS_MPS_SAD1SR             ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x004C)) 
     519+#define IFXMIPS_MPS_CAD0SR             ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0050)) 
     520+#define IFXMIPS_MPS_CAD1SR             ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0054)) 
     521+#define IFXMIPS_MPS_AD0ENR             ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0058)) 
     522+#define IFXMIPS_MPS_AD1ENR             ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x005C)) 
     523+ 
     524+#define IFXMIPS_MPS_CHIPID_VERSION_GET(value)  (((value) >> 28) & ((1 << 4) - 1)) 
     525+#define IFXMIPS_MPS_CHIPID_VERSION_SET(value)  ((((1 << 4) - 1) & (value)) << 28) 
     526+#define IFXMIPS_MPS_CHIPID_PARTNUM_GET(value)  (((value) >> 12) & ((1 << 16) - 1)) 
     527+#define IFXMIPS_MPS_CHIPID_PARTNUM_SET(value)  ((((1 << 16) - 1) & (value)) << 12) 
     528+#define IFXMIPS_MPS_CHIPID_MANID_GET(value)    (((value) >> 1) & ((1 << 10) - 1)) 
     529+#define IFXMIPS_MPS_CHIPID_MANID_SET(value)    ((((1 << 10) - 1) & (value)) << 1) 
    438530+#else 
    439531+#  include <asm/ifx/ifx_regs.h> 
    440532+#  include <asm/ifx_vpe.h> 
    441533+#endif 
    442   
    443  /* ============================= */ 
    444  /* MPS Common defines            */ 
    445 --- a/src/mps/drv_mps_vmmc_linux.c 
    446 +++ b/src/mps/drv_mps_vmmc_linux.c 
    447 @@ -40,10 +40,28 @@ 
    448  #include <linux/moduleparam.h> 
    449  #endif /* */ 
    450   
    451 - 
    452 -#include <asm/ifx/irq.h> 
    453 -#include <asm/ifx/ifx_regs.h> 
    454 -#include <asm/ifx_vpe.h> 
    455 +#if (LINUX_VERSION_CODE > KERNEL_VERSION(2,6,28)) 
    456 +#include "drv_vmmc_init.h" 
    457 +#  include <lantiq.h> 
    458 +#  include <irq.h> 
    459 + 
     534+/* MPS register */ 
    460535+#  define IFX_MPS_AD0ENR      IFXMIPS_MPS_AD0ENR 
    461536+#  define IFX_MPS_AD1ENR      IFXMIPS_MPS_AD1ENR 
     
    464539+#  define IFX_MPS_VC0ENR      IFXMIPS_MPS_VC0ENR 
    465540+#  define IFX_MPS_RVC0SR      IFXMIPS_MPS_RVC0SR 
    466 + 
     541+#  define IFX_MPS_CVC0SR      IFXMIPS_MPS_CVC0SR 
     542+#  define IFX_MPS_CAD0SR      IFXMIPS_MPS_CAD0SR 
     543+#  define IFX_MPS_CAD1SR      IFXMIPS_MPS_CAD1SR 
     544+#  define IFX_MPS_CVC1SR      IFXMIPS_MPS_CVC1SR 
     545+#  define IFX_MPS_CVC2SR      IFXMIPS_MPS_CVC2SR 
     546+#  define IFX_MPS_CVC3SR      IFXMIPS_MPS_CVC3SR 
     547+#  define IFX_MPS_SAD0SR      IFXMIPS_MPS_SAD0SR 
     548+/* interrupt vectors */ 
    467549+#  define INT_NUM_IM4_IRL14   (INT_NUM_IM4_IRL0 + 14) 
    468550+#  define INT_NUM_IM4_IRL18   (INT_NUM_IM4_IRL0 + 18) 
    469551+#  define INT_NUM_IM4_IRL19   (INT_NUM_IM4_IRL0 + 19) 
    470 +#define LQ_ICU_BASE_ADDR      (KSEG1 | 0x1F880200) 
    471 +#  define IFX_ICU_IM4_IER     (LQ_ICU_BASE_ADDR + 0x00A8) 
     552+#  define IFX_ICU_IM4_IER     IFXMIPS_ICU_IM4_IER 
     553  
     554 /* ============================= */ 
     555 /* MPS Common defines            */ 
     556@@ -26,32 +76,28 @@ 
     557 #define MPS_BASEADDRESS 0xBF107000 
     558 #define MPS_RAD0SR      MPS_BASEADDRESS + 0x0004 
     559  
     560-#define MPS_RAD0SR_DU   (1<<0) 
     561-#define MPS_RAD0SR_CU   (1<<1) 
     562- 
     563 #define MBX_BASEADDRESS 0xBF200000 
     564 #define VCPU_BASEADDRESS 0xBF208000     /* 0xBF108000 */ 
     565 /*---------------------------------------------------------------------------*/ 
     566+#if !defined(CONFIG_LANTIQ) 
     567+/* enabling interrupts is done with request_irq by the BSP 
     568+   The related code should not be needed anymore */ 
     569 #if defined(SYSTEM_AR9) || defined(SYSTEM_VR9) 
     570 /* TODO: doublecheck - IM4 or different! */ 
     571 #define MPS_INTERRUPTS_ENABLE(X)  *((volatile IFX_uint32_t*) IFX_ICU_IM4_IER) |= X; 
     572 #define MPS_INTERRUPTS_DISABLE(X) *((volatile IFX_uint32_t*) IFX_ICU_IM4_IER) &= ~X; 
     573-#define MPS_INTERRUPTS_CLEAR(X)   *((volatile IFX_uint32_t*) IFX_ICU_IM4_ISR) = X; 
     574-#define MPS_INTERRUPTS_SET(X)     *((volatile IFX_uint32_t*) IFX_ICU_IM4_IRSR) = X;/* |= ? */ 
     575 #else /* Danube */ 
     576 /* TODO: possibly needs to be changed to IM4 !!!!!! */ 
     577 #ifdef LINUX_2_6 
     578 #define MPS_INTERRUPTS_ENABLE(X)  *((volatile IFX_uint32_t*) IFX_ICU_IM4_IER) |= X; 
     579 #define MPS_INTERRUPTS_DISABLE(X) *((volatile IFX_uint32_t*) IFX_ICU_IM4_IER) &= ~X; 
     580-#define MPS_INTERRUPTS_CLEAR(X)   *((volatile IFX_uint32_t*) IFX_ICU_IM4_ISR) = X; 
     581-#define MPS_INTERRUPTS_SET(X)     *((volatile IFX_uint32_t*) IFX_ICU_IM4_IRSR) = X;/* |= ? */ 
     582 #else /* */ 
     583 #define MPS_INTERRUPTS_ENABLE(X)  *((volatile IFX_uint32_t*) DANUBE_ICU_IM5_IER) |= X; 
     584 #define MPS_INTERRUPTS_DISABLE(X) *((volatile IFX_uint32_t*) DANUBE_ICU_IM5_IER) &= ~X; 
     585-#define MPS_INTERRUPTS_CLEAR(X)   *((volatile IFX_uint32_t*) DANUBE_ICU_IM5_ISR) = X; 
     586-#define MPS_INTERRUPTS_SET(X)     *((volatile IFX_uint32_t*) DANUBE_ICU_IM5_IRSR) = X;/* |= ? */ 
     587 #endif /* LINUX_2_6 */ 
     588 #endif /* SYSTEM_AR9 || SYSTEM_VR9 */ 
     589+#endif /* !defined(CONFIG_LANTIQ) */ 
     590+ 
     591 /*---------------------------------------------------------------------------*/ 
     592  
     593 /*---------------------------------------------------------------------------*/ 
     594@@ -142,53 +188,9 @@ 
     595 #if defined(SYSTEM_AR9) || defined(SYSTEM_VR9) 
     596 /* ***** Amazon-S specific defines ***** */ 
     597 #define IFX_MPS_Base      AMAZON_S_MPS 
     598- 
     599-//#define IFX_MPS_CHIPID              AMAZON_S_MPS_CHIPID 
     600-//#define IFX_MPS_CHIPID_VERSION_GET  AMAZON_S_MPS_CHIPID_VERSION_GET 
     601- 
     602-//#define IFX_MPS_AD0ENR    AMAZON_S_MPS_AD0ENR 
     603-//#define IFX_MPS_AD1ENR    AMAZON_S_MPS_AD1ENR 
     604-//#define IFX_MPS_VC0ENR    AMAZON_S_MPS_VC0ENR 
     605-//#define IFX_MPS_SAD0SR    AMAZON_S_MPS_SAD0SR 
     606-//#define IFX_MPS_RAD0SR    AMAZON_S_MPS_RAD0SR 
     607-//#define IFX_MPS_CAD0SR    AMAZON_S_MPS_CAD0SR 
     608-//#define IFX_MPS_RAD1SR    AMAZON_S_MPS_RAD1SR 
     609-//#define IFX_MPS_CAD1SR    AMAZON_S_MPS_CAD1SR 
     610-//#define IFX_MPS_RVC0SR    AMAZON_S_MPS_RVC0SR 
     611-//#define IFX_MPS_CVC0SR    AMAZON_S_MPS_CVC0SR 
     612-//#define IFX_MPS_CVC1SR    AMAZON_S_MPS_CVC1SR 
     613-//#define IFX_MPS_CVC2SR    AMAZON_S_MPS_CVC2SR 
     614-//#define IFX_MPS_CVC3SR    AMAZON_S_MPS_CVC3SR 
     615- 
     616-//#define IFX_MPS_SRAM      AMAZON_S_MPS_SRAM 
     617 #else /* */ 
     618 /* ***** DANUBE specific defines ***** */ 
     619 #define IFX_MPS_Base      DANUBE_MPS 
     620- 
     621-//#define IFX_MPS_CHIPID    DANUBE_MPS_CHIPID 
     622-//#define IFX_MPS_CHIPID_VERSION_GET  DANUBE_MPS_CHIPID_VERSION_GET 
     623-//#define IFX_MPS_CHIPID_VERSION_SET  DANUBE_MPS_CHIPID_VERSION_SET 
     624-//#define IFX_MPS_CHIPID_PARTNUM_GET  DANUBE_MPS_CHIPID_PARTNUM_GET 
     625-//#define IFX_MPS_CHIPID_PARTNUM_SET  DANUBE_MPS_CHIPID_PARTNUM_SET 
     626-//#define IFX_MPS_CHIPID_MANID_GET    DANUBE_MPS_CHIPID_MANID_GET 
     627-//#define IFX_MPS_CHIPID_MANID_SET    DANUBE_MPS_CHIPID_MANID_SET 
     628-//#define IFX_MPS_SUBVER              DANUBE_MPS_SUBVER 
     629- 
     630-//#define IFX_MPS_AD0ENR    DANUBE_MPS_AD0ENR 
     631-//#define IFX_MPS_AD1ENR    DANUBE_MPS_AD1ENR 
     632-//#define IFX_MPS_VC0ENR    DANUBE_MPS_VC0ENR 
     633-//#define IFX_MPS_SAD0SR    DANUBE_MPS_SAD0SR 
     634-//#define IFX_MPS_RAD0SR    DANUBE_MPS_RAD0SR 
     635-//#define IFX_MPS_CAD0SR    DANUBE_MPS_CAD0SR 
     636-//#define IFX_MPS_RAD1SR    DANUBE_MPS_RAD1SR 
     637-//#define IFX_MPS_CAD1SR    DANUBE_MPS_CAD1SR 
     638-//#define IFX_MPS_RVC0SR    DANUBE_MPS_RVC0SR 
     639-//#define IFX_MPS_CVC0SR    DANUBE_MPS_CVC0SR 
     640-//#define IFX_MPS_CVC1SR    DANUBE_MPS_CVC1SR 
     641-//#define IFX_MPS_CVC2SR    DANUBE_MPS_CVC2SR 
     642-//#define IFX_MPS_CVC3SR    DANUBE_MPS_CVC3SR 
     643- 
     644-//#define IFX_MPS_SRAM      DANUBE_MPS_SRAM 
     645 #endif /* SYSTEM_AR9 || SYSTEM_VR9 */ 
     646 typedef enum 
     647 { 
     648--- a/src/mps/drv_mps_vmmc_linux.c 
     649+++ b/src/mps/drv_mps_vmmc_linux.c 
     650@@ -19,11 +19,16 @@ 
     651 #include "drv_config.h" 
     652  
     653 #include "drv_mps_version.h" 
     654+#include <linux/version.h> 
     655  
     656 #ifdef CONFIG_DEBUG_MINI_BOOT 
     657 #define IKOS_MINI_BOOT 
     658 #endif /* */ 
     659+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,6,33)) 
     660+#include <linux/autoconf.h> 
     661+#else 
     662 #include <generated/autoconf.h> 
     663+#endif 
     664 #include <linux/module.h> 
     665 #include <linux/init.h> 
     666 #include <linux/poll.h> 
     667@@ -34,16 +39,27 @@ 
     668 #include <linux/delay.h> 
     669 #include <linux/interrupt.h> 
     670 #ifdef LINUX_2_6 
     671+#ifndef UTS_RELEASE 
     672+#if LINUX_VERSION_CODE < KERNEL_VERSION(2, 6, 33) 
     673+#include <linux/utsrelease.h> 
     674+#else 
     675 #include <generated/utsrelease.h> 
     676+#endif 
     677+#endif /* UTC_RELEASE */ 
     678 #else /* */ 
     679 #include <linux/uts.h> 
     680 #include <linux/moduleparam.h> 
     681 #endif /* */ 
     682  
     683- 
     684-#include <asm/ifx/irq.h> 
     685-#include <asm/ifx/ifx_regs.h> 
     686-#include <asm/ifx_vpe.h> 
     687+#if (LINUX_VERSION_CODE > KERNEL_VERSION(2,6,28)) 
     688+#include "drv_vmmc_init.h" 
     689+#  include <lantiq.h> 
     690+#  include <irq.h> 
    472691+#else 
    473692+#  include <asm/ifx/irq.h> 
     
    478697 /* lib_ifxos headers */ 
    479698 #include "ifx_types.h" 
    480 @@ -915,7 +933,7 @@ 
     699@@ -915,7 +931,7 @@ IFX_int32_t ifx_mps_ioctl (struct inode  
    481700 #endif /* MPS_FIFO_BLOCKING_WRITE */ 
    482701       case FIO_MPS_GET_STATUS: 
     
    487706             /* get the status of the channel */ 
    488707             if (!from_kernel) 
    489 @@ -949,7 +967,7 @@ 
     708@@ -949,7 +965,7 @@ IFX_int32_t ifx_mps_ioctl (struct inode  
    490709 #if CONFIG_MPS_HISTORY_SIZE > 0 
    491710       case FIO_MPS_GET_CMD_HISTORY: 
     
    496715             if (from_kernel) 
    497716             { 
    498 @@ -1641,6 +1659,7 @@ 
     717@@ -1641,6 +1657,7 @@ IFX_int32_t ifx_mps_get_status_proc (IFX 
    499718          sprintf (buf + len, "   minLv: \t  %8d\n", 
    500719                   ifx_mps_dev.voice_mb[i].upstrm_fifo->min_space); 
     
    504723 } 
    505724  
    506 --- a/src/drv_vmmc_init.h 
    507 +++ b/src/drv_vmmc_init.h 
    508 @@ -53,4 +53,41 @@ 
    509  extern IFX_int32_t   VMMC_DeviceDriverStart(IFX_void_t); 
    510  extern IFX_void_t    VMMC_DeviceDriverStop(IFX_void_t); 
    511   
    512 + 
    513 +#define IFXMIPS_MPS_BASE_ADDR           (KSEG1 + 0x1F107000) 
    514 +#define IFXMIPS_MPS_SRAM                ((u32 *)(KSEG1 + 0x1F200000)) 
    515 + 
    516 +#define IFXMIPS_MPS_CHIPID              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0344)) 
    517 +#define IFXMIPS_MPS_VC0ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0000)) 
    518 +#define IFXMIPS_MPS_VC1ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0004)) 
    519 +#define IFXMIPS_MPS_VC2ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0008)) 
    520 +#define IFXMIPS_MPS_VC3ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x000C)) 
    521 +#define IFXMIPS_MPS_RVC0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0010)) 
    522 +#define IFXMIPS_MPS_RVC1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0014)) 
    523 +#define IFXMIPS_MPS_RVC2SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0018)) 
    524 +#define IFXMIPS_MPS_RVC3SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x001C)) 
    525 +#define IFXMIPS_MPS_SVC0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0020)) 
    526 +#define IFXMIPS_MPS_SVC1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0024)) 
    527 +#define IFXMIPS_MPS_SVC2SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0028)) 
    528 +#define IFXMIPS_MPS_SVC3SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x002C)) 
    529 +#define IFXMIPS_MPS_CVC0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0030)) 
    530 +#define IFXMIPS_MPS_CVC1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0034)) 
    531 +#define IFXMIPS_MPS_CVC2SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0038)) 
    532 +#define IFXMIPS_MPS_CVC3SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x003C)) 
    533 +#define IFXMIPS_MPS_RAD0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0040)) 
    534 +#define IFXMIPS_MPS_RAD1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0044)) 
    535 +#define IFXMIPS_MPS_SAD0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0048)) 
    536 +#define IFXMIPS_MPS_SAD1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x004C)) 
    537 +#define IFXMIPS_MPS_CAD0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0050)) 
    538 +#define IFXMIPS_MPS_CAD1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0054)) 
    539 +#define IFXMIPS_MPS_AD0ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0058)) 
    540 +#define IFXMIPS_MPS_AD1ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x005C)) 
    541 + 
    542 +#define IFXMIPS_MPS_CHIPID_VERSION_GET(value)   (((value) >> 28) & ((1 << 4) - 1)) 
    543 +#define IFXMIPS_MPS_CHIPID_VERSION_SET(value)   ((((1 << 4) - 1) & (value)) << 28) 
    544 +#define IFXMIPS_MPS_CHIPID_PARTNUM_GET(value)   (((value) >> 12) & ((1 << 16) - 1)) 
    545 +#define IFXMIPS_MPS_CHIPID_PARTNUM_SET(value)   ((((1 << 16) - 1) & (value)) << 12) 
    546 +#define IFXMIPS_MPS_CHIPID_MANID_GET(value)     (((value) >> 1) & ((1 << 10) - 1)) 
    547 +#define IFXMIPS_MPS_CHIPID_MANID_SET(value)     ((((1 << 10) - 1) & (value)) << 1) 
    548 + 
    549  #endif /* _DRV_VMMC_INIT_H */ 
     725@@ -2247,9 +2264,11 @@ IFX_int32_t __init ifx_mps_init_module ( 
     726          return result; 
     727    } 
     728  
     729+#if !defined(CONFIG_LANTIQ) 
     730+   /** \todo This is handled already with request_irq, remove */ 
     731    /* Enable all MPS Interrupts at ICU0 */ 
     732    MPS_INTERRUPTS_ENABLE (0x0000FF80); 
     733- 
     734+#endif 
     735    /* enable mailbox interrupts */ 
     736    ifx_mps_enable_mailbox_int (); 
     737    /* init FW ready event */ 
     738@@ -2377,9 +2396,11 @@ ifx_mps_cleanup_module (IFX_void_t) 
     739    /* disable mailbox interrupts */ 
     740    ifx_mps_disable_mailbox_int (); 
     741  
     742+#if !defined(CONFIG_LANTIQ) 
     743    /* disable Interrupts at ICU0 */ 
     744-   MPS_INTERRUPTS_DISABLE (DANUBE_MPS_AD0_IR4); /* Disable DFE/AFE 0 Interrupts 
     745-                                                 */ 
     746+   /* Disable DFE/AFE 0 Interrupts*/ 
     747+   MPS_INTERRUPTS_DISABLE (DANUBE_MPS_AD0_IR4); 
     748+#endif 
     749  
     750    /* disable all MPS interrupts */ 
     751    ifx_mps_disable_all_int (); 
    550752--- a/src/drv_vmmc_ioctl.c 
    551753+++ b/src/drv_vmmc_ioctl.c 
  • trunk/package/ltq-vmmc/patches/200-kernel-37.patch

    r26158 r26351  
    11--- a/src/drv_vmmc_init.c 
    22+++ b/src/drv_vmmc_init.c 
    3 @@ -784,7 +784,7 @@ 
     3@@ -784,7 +784,7 @@ IFX_int32_t VMMC_TAPI_LL_FW_Start(IFX_TA 
    44       dwld.fwDwld.length = IoInit.pram_size; 
    55  
     
    1010    } 
    1111  
    12 @@ -1594,7 +1594,7 @@ 
     12@@ -1594,7 +1594,7 @@ IFX_void_t VMMC_DeviceDriverStop(IFX_voi 
    1313 #ifdef VMMC_DRIVER_UNLOAD_HOOK 
    1414    if (VDevices[0].nDevState & DS_GPIO_RESERVED) 
     
    2121--- a/src/mps/drv_mps_vmmc_linux.c 
    2222+++ b/src/mps/drv_mps_vmmc_linux.c 
    23 @@ -112,7 +112,7 @@ 
     23@@ -110,7 +110,7 @@ IFX_int32_t ifx_mps_get_status_proc (IFX 
    2424 #ifndef __KERNEL__ 
    2525 IFX_int32_t ifx_mps_open (struct inode *inode, struct file *file_p); 
     
    3030 IFX_int32_t ifx_mps_read_mailbox (mps_devices type, mps_message * rw); 
    3131 IFX_int32_t ifx_mps_write_mailbox (mps_devices type, mps_message * rw); 
    32 @@ -173,7 +173,7 @@ 
     32@@ -171,7 +171,7 @@ IFX_char_t voice_channel_int_name[NUM_VO 
    3333 static struct file_operations ifx_mps_fops = { 
    3434  owner:THIS_MODULE, 
     
    3939  release:ifx_mps_close 
    4040 }; 
    41 @@ -616,7 +616,7 @@ 
     41@@ -614,7 +614,7 @@ static IFX_uint32_t ifx_mps_poll (struct 
    4242  * \return  -ENOIOCTLCMD Invalid command 
    4343  * \ingroup API 
     
    4848 { 
    4949    IFX_int32_t retvalue = -EINVAL; 
    50 @@ -631,17 +631,18 @@ 
     50@@ -629,17 +629,18 @@ IFX_int32_t ifx_mps_ioctl (struct inode  
    5151       'mps_devices' enum type, which in fact is [0..8]; So, if inode value is 
    5252       [0..NUM_VOICE_CHANNEL+1], then we make sure that we are calling from 
     
    7272--- a/src/drv_vmmc_ioctl.c 
    7373+++ b/src/drv_vmmc_ioctl.c 
    74 @@ -427,18 +427,18 @@ 
     74@@ -427,18 +427,18 @@ IFX_int32_t VMMC_Dev_Spec_Ioctl (IFX_TAP 
    7575          /* MPS driver will do the USR2KERN so just pass on the pointer. */ 
    7676          dwnld_struct.data = (IFX_void_t *)IoInit.pPRAMfw; 
     
    9696--- a/src/mps/drv_mps_vmmc.h 
    9797+++ b/src/mps/drv_mps_vmmc.h 
    98 @@ -279,7 +279,7 @@ 
     98@@ -279,7 +279,7 @@ typedef struct 
    9999 #include <linux/fs.h> 
    100100 IFX_int32_t ifx_mps_open (struct inode *inode, struct file *file_p); 
Note: See TracChangeset for help on using the changeset viewer.