Changeset 25694


Ignore:
Timestamp:
2011-02-24T08:41:10+01:00 (7 years ago)
Author:
blogic
Message:

[uboot-lantiq]

  • adds stage1 lzma
  • new boards
  • fixes settings for PSC ram
  • lost of cleanups
Location:
trunk/package/uboot-lantiq
Files:
15 added
3 deleted
15 edited

Legend:

Unmodified
Added
Removed
  • trunk/package/uboot-lantiq/Makefile

    r25343 r25694  
    4747 
    4848#Arcadyan 
    49 Package/uboot-lantiq-arv4518PW=$(call Package/uboot-lantiq-template,arv4518PW_flash,NOR) 
     49Package/uboot-lantiq-arv3527P_flash=$(call Package/uboot-lantiq-template,arv3527P_flash,NOR) 
     50Package/uboot-lantiq-arv3527P_ramboot=$(call Package/uboot-lantiq-template,arv3527P_ramboot,RAM) 
     51Package/uboot-lantiq-arv3527P_brnboot=$(call Package/uboot-lantiq-template,arv3527P_brnboot,BRN) 
     52Package/uboot-lantiq-arv4518PW_flash=$(call Package/uboot-lantiq-template,arv4518PW_flash,NOR) 
    5053Package/uboot-lantiq-arv4518PW_ramboot=$(call Package/uboot-lantiq-template,arv4518PW_ramboot,RAM) 
    5154Package/uboot-lantiq-arv4518PW_brnboot=$(call Package/uboot-lantiq-template,arv4518PW_brnboot,BRN) 
    52 Package/uboot-lantiq-arv452CPW=$(call Package/uboot-lantiq-template,arv452CPW_flash,NOR) 
     55Package/uboot-lantiq-arv4520PW_flash=$(call Package/uboot-lantiq-template,arv4520PW_flash,NOR) 
     56Package/uboot-lantiq-arv4520PW_ramboot=$(call Package/uboot-lantiq-template,arv4520PW_ramboot,RAM) 
     57Package/uboot-lantiq-arv4520PW_brnboot=$(call Package/uboot-lantiq-template,arv4520PW_brnboot,BRN) 
     58Package/uboot-lantiq-arv4525PW_flash=$(call Package/uboot-lantiq-template,arv4525PW_flash,NOR) 
     59Package/uboot-lantiq-arv4525PW_ramboot=$(call Package/uboot-lantiq-template,arv4525PW_ramboot,RAM) 
     60Package/uboot-lantiq-arv4525PW_brnboot=$(call Package/uboot-lantiq-template,arv4525PW_brnboot,BRN) 
     61Package/uboot-lantiq-arv452CPW_flash=$(call Package/uboot-lantiq-template,arv452CPW_flash,NOR) 
    5362Package/uboot-lantiq-arv452CPW_ramboot=$(call Package/uboot-lantiq-template,arv452CPW_ramboot,RAM) 
    5463Package/uboot-lantiq-arv452CPW_brnboot=$(call Package/uboot-lantiq-template,arv452CPW_brnboot,BRN) 
    55 Package/uboot-lantiq-arv752DPW=$(call Package/uboot-lantiq-template,arv752DPW_flash,NOR) 
     64Package/uboot-lantiq-arv752DPW_flash=$(call Package/uboot-lantiq-template,arv752DPW_flash,NOR) 
    5665Package/uboot-lantiq-arv752DPW_ramboot=$(call Package/uboot-lantiq-template,arv752DPW_ramboot,RAM) 
    5766Package/uboot-lantiq-arv752DPW_brnboot=$(call Package/uboot-lantiq-template,arv752DPW_brnboot,BRN) 
    58 Package/uboot-lantiq-arv752DPW22=$(call Package/uboot-lantiq-template,arv752DPW22_flash,NOR) 
     67Package/uboot-lantiq-arv752DPW22_flash=$(call Package/uboot-lantiq-template,arv752DPW22_flash,NOR) 
    5968Package/uboot-lantiq-arv752DPW22_ramboot=$(call Package/uboot-lantiq-template,arv752DPW22_ramboot,RAM) 
    6069Package/uboot-lantiq-arv752DPW22_brnboot=$(call Package/uboot-lantiq-template,arv752DPW22_brnboot,BRN) 
    6170 
    62 DDR_CONFIG_arv4518_ramboot:=arcadyan_psc166 
    63 DDR_CONFIG_arv452C_ramboot:=arcadyan_psc166 
    64 DDR_CONFIG_arv752DPW_ramboot:=arcadyan_psc166 
    65 DDR_CONFIG_arv752DPW22_ramboot:=arcadyan_psc166 
     71DDR_CONFIG_arv3527P_ramboot:=arcadyan_psc166_32 
     72DDR_CONFIG_arv4518PW_ramboot:=arcadyan_psc166_64 
     73DDR_CONFIG_arv4520PW_ramboot:=arcadyan_psc166_32 
     74DDR_CONFIG_arv4525PW_ramboot:=arcadyan_psc166_32 
     75DDR_CONFIG_arv452CPW_ramboot:=arcadyan_psc166_32 
     76DDR_CONFIG_arv752DPW_ramboot:=arcadyan_psc166_64 
     77DDR_CONFIG_arv752DPW22_ramboot:=arcadyan_psc166_64 
    6678 
    6779define Build/Prepare 
     
    101113define Package/uboot-lantiq-$(BUILD_VARIANT)/install 
    102114        mkdir -p $(1) 
     115ifneq ($(findstring flash,$(BUILD_VARIANT)),) 
     116        dd \ 
     117                if=$(PKG_BUILD_DIR)/$(BUILD_VARIANT)/u-boot-bootstrap.bin \ 
     118                of=$(1)/u-boot-bootstrap.bin \ 
     119                bs=64k conv=sync 
     120else 
    103121        dd \ 
    104122                if=$(PKG_BUILD_DIR)/$(BUILD_VARIANT)/u-boot.bin \ 
    105123                of=$(1)/u-boot.bin \ 
    106124                bs=64k conv=sync 
     125endif 
    107126ifneq ($(findstring ramboot,$(BUILD_VARIANT)),) 
    108127        if [ -e $(DDR_CONFIG_$(BUILD_VARIANT)).conf ]; then \ 
     
    119138$(eval $(call BuildPackage,uboot-lantiq-easy50812_DDR166M)) 
    120139$(eval $(call BuildPackage,uboot-lantiq-easy50812_DDR166M_ramboot)) 
    121 $(eval $(call BuildPackage,uboot-lantiq-arv4518PW)) 
     140#$(eval $(call BuildPackage,uboot-lantiq-arv3527P_flash)) 
     141#$(eval $(call BuildPackage,uboot-lantiq-arv3527P_brnboot)) 
     142#$(eval $(call BuildPackage,uboot-lantiq-arv3527P_ramboot)) 
     143$(eval $(call BuildPackage,uboot-lantiq-arv4518PW_flash)) 
    122144$(eval $(call BuildPackage,uboot-lantiq-arv4518PW_brnboot)) 
    123145$(eval $(call BuildPackage,uboot-lantiq-arv4518PW_ramboot)) 
    124 $(eval $(call BuildPackage,uboot-lantiq-arv452CPW)) 
     146$(eval $(call BuildPackage,uboot-lantiq-arv4520PW_flash)) 
     147$(eval $(call BuildPackage,uboot-lantiq-arv4520PW_brnboot)) 
     148$(eval $(call BuildPackage,uboot-lantiq-arv4520PW_ramboot)) 
     149$(eval $(call BuildPackage,uboot-lantiq-arv4525PW_flash)) 
     150$(eval $(call BuildPackage,uboot-lantiq-arv4525PW_brnboot)) 
     151$(eval $(call BuildPackage,uboot-lantiq-arv4525PW_ramboot)) 
     152$(eval $(call BuildPackage,uboot-lantiq-arv452CPW_flash)) 
    125153$(eval $(call BuildPackage,uboot-lantiq-arv452CPW_brnboot)) 
    126154$(eval $(call BuildPackage,uboot-lantiq-arv452CPW_ramboot)) 
    127 $(eval $(call BuildPackage,uboot-lantiq-arv752DPW)) 
     155$(eval $(call BuildPackage,uboot-lantiq-arv752DPW_flash)) 
    128156$(eval $(call BuildPackage,uboot-lantiq-arv752DPW_brnboot)) 
    129157$(eval $(call BuildPackage,uboot-lantiq-arv752DPW_ramboot)) 
    130 $(eval $(call BuildPackage,uboot-lantiq-arv752DPW22)) 
     158$(eval $(call BuildPackage,uboot-lantiq-arv752DPW22_flash)) 
    131159$(eval $(call BuildPackage,uboot-lantiq-arv752DPW22_brnboot)) 
    132160$(eval $(call BuildPackage,uboot-lantiq-arv752DPW22_ramboot)) 
  • trunk/package/uboot-lantiq/files/board/arcadyan/Makefile

    r25273 r25694  
    2525 
    2626LIB     = $(obj)lib$(BOARD).a 
     27BOOTSTRAP_LIB = $(obj)lib$(BOARD)_bootstrap.a 
     28 
     29BOOTSTRAP_LIB-$(CONFIG_BOOTSTRAP) = $(BOOTSTRAP_LIB) 
    2730 
    2831COBJS-y += board.o athrs26_phy.o 
     
    3033SOBJS   = lowlevel_init.o pmuenable.o 
    3134 
    32 SRCS    := $(SOBJS:.o=.S) $(COBJS-y:.o=.c) 
     35BOOTSTRAP_COBJS-$(CONFIG_BOOTSTRAP) = $(BOARD)_bootstrap.o 
     36BOOTSTRAP_SOBJS-$(CONFIG_BOOTSTRAP) = lowlevel_bootstrap_init.o 
     37 
     38BOOTSTRAP_SRCS  := $(BOOTSTRAP_SOBJS-y:.o=.S) $(BOOTSTRAP_COBJS-y:.o=.c) 
     39 
     40SRCS    := $(sort $(SOBJS:.o=.S) $(COBJS:.o=.c) $(BOOTSTRAP_SOBJS:.o=.S)) 
    3341OBJS    := $(addprefix $(obj),$(COBJS-y)) 
    3442SOBJS   := $(addprefix $(obj),$(SOBJS)) 
     43BOOTSTRAP_OBJS  := $(addprefix $(obj),$(BOOTSTRAP_COBJS-y)) 
     44BOOTSTRAP_SOBJS := $(addprefix $(obj),$(BOOTSTRAP_SOBJS-y)) 
     45 
     46 
     47all: $(obj).depend $(LIB) $(BOOTSTRAP_LIB) 
    3548 
    3649$(LIB): $(obj).depend $(OBJS) $(SOBJS) 
    3750        $(AR) $(ARFLAGS) $@ $(OBJS) $(SOBJS) 
     51 
     52$(BOOTSTRAP_LIB):        $(BOOTSTRAP_OBJS) $(BOOTSTRAP_SOBJS) 
     53        $(AR) $(ARFLAGS) $@ $(BOOTSTRAP_OBJS) $(BOOTSTRAP_SOBJS) 
    3854 
    3955######################################################################### 
  • trunk/package/uboot-lantiq/files/board/arcadyan/athrs26_phy.c

    r25273 r25694  
    202202/* Forward references */ 
    203203BOOL       athrs26_phy_is_link_alive(int phyUnit); 
    204 static uint32_t athrs26_reg_read(uint16_t reg_addr); 
     204//static uint32_t athrs26_reg_read(uint16_t reg_addr); 
    205205static void athrs26_reg_write(uint16_t reg_addr,  
    206206                              uint32_t reg_val); 
     
    215215*/ 
    216216 
    217 void athrs26_reg_init() 
     217void athrs26_reg_init(void) 
    218218{ 
    219219 
     
    752752#endif 
    753753 
    754 static uint32_t 
     754/*static uint32_t 
    755755athrs26_reg_read(uint16_t reg_addr) 
    756756{ 
     
    760760    uint8_t phy_reg;  
    761761     
    762     /* configure register high address */ 
    763762    phy_addr = 0x18; 
    764763    phy_reg = 0x0; 
    765     phy_val = (reg_word_addr >> 8) & 0x1ff;         /* bit16-8 of reg address*/ 
     764    phy_val = (reg_word_addr >> 8) & 0x1ff;         
    766765    phy_reg_write (0, phy_addr, phy_reg, phy_val); 
    767766 
    768     /* read register with low address */ 
    769     phy_addr = 0x10 | ((reg_word_addr >> 5) & 0x7); /* bit7-5 of reg address */ 
    770     phy_reg = reg_word_addr & 0x1f;                 /* bit 4-0 of reg address*/ 
     767    phy_addr = 0x10 | ((reg_word_addr >> 5) & 0x7);  
     768    phy_reg = reg_word_addr & 0x1f;             
    771769    phy_reg_read(0, phy_addr, phy_reg, &phy_val); 
    772770     
     
    780778#endif 
    781779} 
    782  
     780*/ 
    783781static void 
    784782athrs26_reg_write(uint16_t reg_addr, uint32_t reg_val) 
  • trunk/package/uboot-lantiq/files/board/arcadyan/board.c

    r25273 r25694  
    215215        } 
    216216#endif 
    217  
     217#ifdef CONFIG_ARV4525 
     218        *DANUBE_GPIO_P0_ALTSEL0 &= ~((1<<4)|(1<<5)|(1<<6)|(1<<8)|(1<<9)); 
     219        *DANUBE_GPIO_P0_ALTSEL1 &= ~((1<<4)|(1<<5)|(1<<6)|(1<<8)|(1<<9)); 
     220        *DANUBE_GPIO_P0_OD |= ((1<<4)|(1<<5)|(1<<6)|(1<<8)|(1<<9)); 
     221        *DANUBE_GPIO_P0_DIR |= ((1<<4)|(1<<5)|(1<<6)|(1<<8)|(1<<9)); 
     222        *DANUBE_GPIO_P0_OUT &= ~((1<<4)|(1<<5)|(1<<6)|(1<<8)|(1<<9)); 
     223#endif 
    218224} 
    219225 
  • trunk/package/uboot-lantiq/files/board/arcadyan/config.mk

    r25273 r25694  
    2121# MA 02111-1307 USA 
    2222# 
    23  
    24 # 
    25 # Danube board with MIPS 24Kc CPU core 
    26 # 
    2723sinclude $(OBJTREE)/board/$(BOARDDIR)/config.tmp 
    2824 
    29 ifdef CONFIG_LZMA_BOOTSTRAP 
    30  
    31 ifdef BUILD_BOOTSTRAP 
    32  
    33 $(info BUILD_BOOTSTRAP ) 
    34 #TEXT_BASE = 0xB0000000 
    35 TEXT_BASE = 0x80010000 
    36  
    37 else # BUILD_BOOTSTRAP 
     25ifdef CONFIG_BOOTSTRAP 
     26TEXT_BASE = 0x80001000 
     27CONFIG_BOOTSTRAP_TEXT_BASE = 0xb0000000 
     28CONFIG_SYS_RAMBOOT = y 
     29else 
    3830 
    3931ifndef TEXT_BASE 
    40 $(info redefine TEXT_BASE = 0x80040000 ) 
    41 TEXT_BASE = 0x80040000 
     32$(info redefine TEXT_BASE = 0xB0000000 ) 
     33TEXT_BASE = 0xB0000000 
    4234endif 
    4335 
    44 endif # BUILD_BOOTSTRAP 
    45  
    46 else 
    47  
    48 ifdef BUILD_BOOTSTRAP 
    49 $(error BUILD_BOOTSTRAP but not enabled in config) 
    5036endif 
    51  
    52 ifndef TEXT_BASE 
    53 ## Standard: boot from ebu 
    54 $(info redefine TEXT_BASE = 0xB0000000 ) 
    55 TEXT_BASE = 0xB0000000 
    56 ## For testing: boot from RAM 
    57 # TEXT_BASE = 0x80100000 
    58 endif 
    59  
    60 endif # CONFIG_LZMA_BOOTSTRAP 
  • trunk/package/uboot-lantiq/files/board/arcadyan/lowlevel_init.S

    r25273 r25694  
    3232#include <asm/regdef.h> 
    3333 
    34 #if 0 
    35  
    36 #if defined(CONFIG_USE_DDR_RAM) 
    37  
    38 #if defined(CONFIG_USE_DDR_RAM_CFG_111M) 
    39 #include "ddr_settings_r111.h" 
    40 #define DDR111 
    41 #elif defined(CONFIG_USE_DDR_RAM_CFG_166M) 
    42 #include "ddr_settings_r166.h" 
     34#if defined(CONFIG_USE_DDR_PSC_32) 
     35#include "ddr_settings_psc_32.h" 
    4336#define DDR166 
    44 #elif defined(CONFIG_USE_DDR_RAM_CFG_e111M) 
    45 #include "ddr_settings_e111.h" 
    46 #define DDR111 
    47 #elif defined(CONFIG_USE_DDR_RAM_CFG_e166M) 
    48 #include "ddr_settings_e166.h" 
    49 #define DDR166 
    50 #elif defined(CONFIG_USE_DDR_RAM_CFG_promos400) 
    51 #include "ddr_settings_PROMOSDDR400.h" 
    52 #define DDR166 
    53 #elif defined(CONFIG_USE_DDR_RAM_CFG_samsung166) 
    54 #include "ddr_settings_Samsung_166.h" 
    55 #define DDR166 
    56 #elif defined(CONFIG_USE_DDR_RAM_CFG_psc166) 
    57 #include "ddr_settings_psc_166.h" 
     37#elif defined(CONFIG_USE_DDR_PSC_64) 
     38#include "ddr_settings_psc_64.h" 
    5839#define DDR166 
    5940#else 
    60 #warning "missing definition for ddr_settings.h, use default!" 
    61 #include "ddr_settings.h" 
    62 #endif 
    63 #endif /* CONFIG_USE_DDR_RAM */ 
    64  
    65 #else 
    66  
    67 #include "ddr_settings_psc_166.h" 
    68 #define DDR166 
    69  
    70 #endif 
    71  
    72 #if defined(CONFIG_USE_DDR_RAM) &&  !defined(MC_DC0_VALUE) 
    73 #error "missing include of ddr_settings.h" 
     41#error "missing definition for RAM" 
    7442#endif 
    7543 
     
    205173ebu_init: 
    206174 
    207 #if defined(CONFIG_EBU_ADDSEL0) || defined(CONFIG_EBU_ADDSEL1) || \ 
    208         defined(CONFIG_EBU_ADDSEL2) || defined(CONFIG_EBU_ADDSEL3) || \ 
    209         defined(CONFIG_EBU_BUSCON0) || defined(CONFIG_EBU_BUSCON1) || \ 
    210         defined(CONFIG_EBU_BUSCON2) || defined(CONFIG_EBU_BUSCON3) 
    211  
    212         li      t1, EBU_MODUL_BASE 
    213 #if defined(CONFIG_EBU_ADDSEL0) 
    214         li      t2, CONFIG_EBU_ADDSEL0 
    215         sw      t2, EBU_ADDSEL0(t1) 
    216 #endif 
    217 #if defined(CONFIG_EBU_ADDSEL1) 
    218         li      t2, CONFIG_EBU_ADDSEL1 
    219         sw      t2, EBU_ADDSEL1(t1) 
    220 #endif 
    221 #if defined(CONFIG_EBU_ADDSEL2) 
    222         li      t2, CONFIG_EBU_ADDSEL2 
    223         sw      t2, EBU_ADDSEL2(t1) 
    224 #endif 
    225 #if defined(CONFIG_EBU_ADDSEL3) 
    226         li      t2, CONFIG_EBU_ADDSEL3 
    227         sw      t2, EBU_ADDSEL3(t1) 
    228 #endif 
    229  
    230 #if defined(CONFIG_EBU_BUSCON0) 
    231         li      t2, CONFIG_EBU_BUSCON0 
    232         sw      t2, EBU_BUSCON0(t1) 
    233 #endif 
    234 #if defined(CONFIG_EBU_BUSCON1) 
    235         li      t2, CONFIG_EBU_BUSCON1 
    236         sw      t2, EBU_BUSCON1(t1) 
    237 #endif 
    238 #if defined(CONFIG_EBU_BUSCON2) 
    239         li      t2, CONFIG_EBU_BUSCON2 
    240         sw      t2, EBU_BUSCON2(t1) 
    241 #endif 
    242 #if defined(CONFIG_EBU_BUSCON3) 
    243         li      t2, CONFIG_EBU_BUSCON3 
    244         sw      t2, EBU_BUSCON3(t1) 
    245 #endif 
    246  
    247 #endif 
    248  
    249175        j       ra 
    250176        nop 
     
    313239 
    314240        .end    cgu_init 
    315  
    316 #ifndef CONFIG_USE_DDR_RAM 
    317 /* 
    318  * void sdram_init(long) 
    319  * 
    320  * a0 has the clock value 
    321  */ 
    322         .globl  sdram_init 
    323         .ent    sdram_init 
    324 sdram_init: 
    325  
    326         /* SDRAM Initialization 
    327          */ 
    328         li      t1, MC_MODUL_BASE 
    329  
    330         /* Clear Error log registers */ 
    331         sw      zero, MC_ERRCAUSE(t1) 
    332         sw      zero, MC_ERRADDR(t1) 
    333  
    334         /* Enable SDRAM module in memory controller */ 
    335         li      t3, MC_SDRAM_ENABLE 
    336         lw      t2, MC_CON(t1) 
    337         or      t3, t2, t3 
    338         sw      t3, MC_CON(t1) 
    339  
    340         li      t1, MC_SDR_MODUL_BASE 
    341  
    342         /* disable the controller */ 
    343         li      t2, 0 
    344         sw      t2, MC_CTRLENA(t1) 
    345  
    346         li      t2, 0x822 
    347         sw      t2, MC_IOGP(t1) 
    348  
    349         li      t2, 0x2 
    350         sw      t2, MC_CFGDW(t1) 
    351  
    352         /* Set CAS Latency */ 
    353         li      t2, 0x00000020 
    354         sw      t2, MC_MRSCODE(t1) 
    355  
    356         /* Set CS0 to SDRAM parameters */ 
    357         li      t2, 0x000014d8 
    358         sw      t2, MC_CFGPB0(t1) 
    359  
    360         /* Set SDRAM latency parameters */ 
    361         li      t2, 0x00036325;   /* BC PC100 */ 
    362         sw      t2, MC_LATENCY(t1) 
    363  
    364         /* Set SDRAM refresh rate */ 
    365         li      t2, 0x00000C30 
    366         sw      t2, MC_TREFRESH(t1) 
    367  
    368         /* Clear Power-down registers */ 
    369         sw      zero, MC_SELFRFSH(t1) 
    370  
    371         /* Finally enable the controller */ 
    372         li      t2, 1 
    373         sw      t2, MC_CTRLENA(t1) 
    374  
    375         j       ra 
    376         nop 
    377  
    378         .end    sdram_init 
    379  
    380 #endif /* !CONFIG_USE_DDR_RAM */ 
    381  
    382 #ifdef CONFIG_USE_DDR_RAM 
    383 /* 
    384  * void ddrram_init(long) 
    385  * 
    386  * a0 has the clock value 
    387  */ 
    388         .globl  ddrram_init 
    389         .ent    ddrram_init 
    390 ddrram_init: 
    391  
    392         /* DDR-DRAM Initialization 
    393          */ 
    394         li      t1, MC_MODUL_BASE 
    395  
    396         /* Clear Error log registers */ 
    397         sw      zero, MC_ERRCAUSE(t1) 
    398         sw      zero, MC_ERRADDR(t1) 
    399  
    400         /* Enable DDR module in memory controller */ 
    401         li      t3, MC_DDRRAM_ENABLE 
    402         lw      t2, MC_CON(t1) 
    403         or      t3, t2, t3 
    404         sw      t3, MC_CON(t1) 
    405  
    406         li      t1, MC_DDR_MODUL_BASE 
    407  
    408         /* Write configuration to DDR controller registers */ 
    409         li      t2, MC_DC0_VALUE 
    410         sw      t2, MC_DC00(t1) 
    411  
    412         li      t2, MC_DC1_VALUE 
    413         sw      t2, MC_DC01(t1) 
    414  
    415         li      t2, MC_DC2_VALUE 
    416         sw      t2, MC_DC02(t1) 
    417  
    418         li      t2, MC_DC3_VALUE 
    419         sw      t2, MC_DC03(t1) 
    420  
    421         li      t2, MC_DC4_VALUE 
    422         sw      t2, MC_DC04(t1) 
    423  
    424         li      t2, MC_DC5_VALUE 
    425         sw      t2, MC_DC05(t1) 
    426  
    427         li      t2, MC_DC6_VALUE 
    428         sw      t2, MC_DC06(t1) 
    429  
    430         li      t2, MC_DC7_VALUE 
    431         sw      t2, MC_DC07(t1) 
    432  
    433         li      t2, MC_DC8_VALUE 
    434         sw      t2, MC_DC08(t1) 
    435  
    436         li      t2, MC_DC9_VALUE 
    437         sw      t2, MC_DC09(t1) 
    438  
    439         li      t2, MC_DC10_VALUE 
    440         sw      t2, MC_DC10(t1) 
    441  
    442         li      t2, MC_DC11_VALUE 
    443         sw      t2, MC_DC11(t1) 
    444  
    445         li      t2, MC_DC12_VALUE 
    446         sw      t2, MC_DC12(t1) 
    447  
    448         li      t2, MC_DC13_VALUE 
    449         sw      t2, MC_DC13(t1) 
    450  
    451         li      t2, MC_DC14_VALUE 
    452         sw      t2, MC_DC14(t1) 
    453  
    454         li      t2, MC_DC15_VALUE 
    455         sw      t2, MC_DC15(t1) 
    456  
    457         li      t2, MC_DC16_VALUE 
    458         sw      t2, MC_DC16(t1) 
    459  
    460         li      t2, MC_DC17_VALUE 
    461         sw      t2, MC_DC17(t1) 
    462  
    463         li      t2, MC_DC18_VALUE 
    464         sw      t2, MC_DC18(t1) 
    465  
    466         li      t2, MC_DC19_VALUE 
    467         sw      t2, MC_DC19(t1) 
    468  
    469         li      t2, MC_DC20_VALUE 
    470         sw      t2, MC_DC20(t1) 
    471  
    472         li      t2, MC_DC21_VALUE 
    473         sw      t2, MC_DC21(t1) 
    474  
    475         li      t2, MC_DC22_VALUE 
    476         sw      t2, MC_DC22(t1) 
    477  
    478         li      t2, MC_DC23_VALUE 
    479         sw      t2, MC_DC23(t1) 
    480  
    481         li      t2, MC_DC24_VALUE 
    482         sw      t2, MC_DC24(t1) 
    483  
    484         li      t2, MC_DC25_VALUE 
    485         sw      t2, MC_DC25(t1) 
    486  
    487         li      t2, MC_DC26_VALUE 
    488         sw      t2, MC_DC26(t1) 
    489  
    490         li      t2, MC_DC27_VALUE 
    491         sw      t2, MC_DC27(t1) 
    492  
    493         li      t2, MC_DC28_VALUE 
    494         sw      t2, MC_DC28(t1) 
    495  
    496         li      t2, MC_DC29_VALUE 
    497         sw      t2, MC_DC29(t1) 
    498  
    499         li      t2, MC_DC30_VALUE 
    500         sw      t2, MC_DC30(t1) 
    501  
    502         li      t2, MC_DC31_VALUE 
    503         sw      t2, MC_DC31(t1) 
    504  
    505         li      t2, MC_DC32_VALUE 
    506         sw      t2, MC_DC32(t1) 
    507  
    508         li      t2, MC_DC33_VALUE 
    509         sw      t2, MC_DC33(t1) 
    510  
    511         li      t2, MC_DC34_VALUE 
    512         sw      t2, MC_DC34(t1) 
    513  
    514         li      t2, MC_DC35_VALUE 
    515         sw      t2, MC_DC35(t1) 
    516  
    517         li      t2, MC_DC36_VALUE 
    518         sw      t2, MC_DC36(t1) 
    519  
    520         li      t2, MC_DC37_VALUE 
    521         sw      t2, MC_DC37(t1) 
    522  
    523         li      t2, MC_DC38_VALUE 
    524         sw      t2, MC_DC38(t1) 
    525  
    526         li      t2, MC_DC39_VALUE 
    527         sw      t2, MC_DC39(t1) 
    528  
    529         li      t2, MC_DC40_VALUE 
    530         sw      t2, MC_DC40(t1) 
    531  
    532         li      t2, MC_DC41_VALUE 
    533         sw      t2, MC_DC41(t1) 
    534  
    535         li      t2, MC_DC42_VALUE 
    536         sw      t2, MC_DC42(t1) 
    537  
    538         li      t2, MC_DC43_VALUE 
    539         sw      t2, MC_DC43(t1) 
    540  
    541         li      t2, MC_DC44_VALUE 
    542         sw      t2, MC_DC44(t1) 
    543  
    544         li      t2, MC_DC45_VALUE 
    545         sw      t2, MC_DC45(t1) 
    546  
    547         li      t2, MC_DC46_VALUE 
    548         sw      t2, MC_DC46(t1) 
    549  
    550         li      t2, 0x00000100 
    551         sw      t2, MC_DC03(t1) 
    552  
    553         j       ra 
    554         nop 
    555  
    556         .end    ddrram_init 
    557 #endif /* CONFIG_USE_DDR_RAM */ 
    558241 
    559242        .globl  lowlevel_init 
     
    566249         * modify t0 
    567250         */ 
    568 #if defined(CONFIG_SYS_EBU_BOOT) 
    569 #if defined(DDR166) 
    570         /* 0xe8 means CPU0/CPU1 333M, DDR 167M, FPI 83M, PPE 240M */ 
    571         li  a0,0xe8 
    572 #elif defined(DDR133) 
    573         /* 0xe9 means CPU0/CPU1 333M, DDR 133M, FPI 83M, PPE 240M */ 
    574         li  a0,0xe9 
    575 #else /* defined(DDR111) */ 
    576         /* 0xea means CPU0/CPU1 333M, DDR 111M, FPI 83M, PPE 240M */ 
    577         li  a0,0xea 
    578 #endif 
    579         bal     cgu_init 
    580         nop 
    581 #endif /* CONFIG_SYS_EBU_BOOT */ 
    582251 
    583252        bal     ebu_init 
     
    604273//06063001-joelin disable the PCI CFRAME mask-end 
    605274 
    606 #ifdef CONFIG_SYS_EBU_BOOT 
    607 #ifndef CONFIG_SYS_RAMBOOT 
    608 #ifdef CONFIG_USE_DDR_RAM 
    609         bal     ddrram_init 
    610         nop 
    611 #else 
    612         bal     sdram_init 
    613         nop 
    614 #endif 
    615 #endif /* CONFIG_SYS_RAMBOOT */ 
    616 #endif /* CONFIG_SYS_EBU_BOOT */ 
    617  
    618275        move    ra, t0 
    619276        j       ra 
  • trunk/package/uboot-lantiq/files/include/configs/arcadyan-common.h

    r25365 r25694  
    2828#ifndef __CONFIG_H 
    2929#define __CONFIG_H 
    30  
    31 /* #define DEBUG */ 
    3230 
    3331#define CONFIG_MIPS32           1       /* MIPS32 CPU compatible                */ 
     
    6866#define CONFIG_EXTRA_ENV_SETTINGS                                       \ 
    6967        "ram_addr=0x80500000\0"                                         \ 
    70         "kernel_addr=0xb0050000\0"                                      \ 
     68        "kernel_addr=0xb0020000\0"                                      \ 
    7169        "flashargs=setenv bootargs rootfstype=squashfs,jffs2\0"         \ 
    7270        "nfsargs=setenv bootargs root=/dev/nfs rw "                     \ 
     
    9088                "cp.b 0x80500000 0xb0000000 ${filesize}\0" \ 
    9189        "update_openwrt=tftp ${ram_addr} "                              \ 
    92                 "${tftppath}openwrt-lantiq-xway-" CONFIG_ARCADYAN "-squashfs.image;"            \ 
     90                "${tftppath}" CONFIG_ARCADYAN "-squashfs.image;"            \ 
    9391                "era ${kernel_addr} +${filesize};"                      \ 
    9492                "cp.b ${ram_addr} ${kernel_addr} ${filesize}\0" 
     
    108106 
    109107#define CONFIG_MII 
    110 #define CONFIG_CMD_MII 
     108#undef CONFIG_CMD_MII 
    111109 
    112110#define CONFIG_IFX_ASC 
     
    136134#define CONFIG_ROOTPATH         "/export" 
    137135 
     136#ifdef CONFIG_BOOTSTRAP 
     137#define CONFIG_BOOTSTRAP_BASE                   CONFIG_BOOTSTRAP_TEXT_BASE 
     138#define CONFIG_BOOTSTRAP_BAUDRATE               CONFIG_BAUDRATE 
     139#define CONFIG_SKIP_LOWLEVEL_INIT 
     140#define CONFIG_BOOTSTRAP_LZMA 
     141//#define CONFIG_BOOTSTRAP_SERIAL 
     142#endif 
     143 
     144 
     145 
    138146#endif  /* __CONFIG_H */ 
  • trunk/package/uboot-lantiq/files/include/configs/arv4518PW.h

    r25343 r25694  
    66 
    77#define CONFIG_SYS_MAX_RAM      64*1024*1024 
     8#define CONFIG_USE_DDR_PSC_64   1 
    89#define CONFIG_SYS_PROMPT       "ARV4518 => " 
    9 //#define CONFIG_RMII 
    10 #define CONFIG_AR8216_SWITCH    1 
     10 
     11//#define CONFIG_RMII           1 
     12#define CONFIG_RTL8306_SWITCH   1 
    1113 
    1214#include "arcadyan-common.h" 
  • trunk/package/uboot-lantiq/files/include/configs/arv452CPW.h

    r25343 r25694  
    22#define __CONFIG_H_452C 
    33 
    4 #define CONFIG_ARV4518          1 
     4#define CONFIG_ARV452C          1 
    55#define CONFIG_ARCADYAN         "ARV452CPW" 
    66 
    77#define CONFIG_SYS_MAX_RAM      32*1024*1024 
     8#define CONFIG_USE_DDR_PSC_32   1 
    89#define CONFIG_SYS_PROMPT       "ARV452c => " 
    910#define CONFIG_RMII             1 
    1011#define CONFIG_RTL8306_SWITCH   1 
     12#define CONFIG_EBU_GPIO         0xf00 
     13 
     14#define CONFIG_BUTTON_PORT0 
     15#define CONFIG_BUTTON_PIN       11 
     16#define CONFIG_BUTTON_LEVEL     0 
    1117 
    1218#include "arcadyan-common.h" 
  • trunk/package/uboot-lantiq/files/include/configs/arv752DPW.h

    r25273 r25694  
    66 
    77#define CONFIG_SYS_MAX_RAM      64*1024*1024 
     8#define CONFIG_USE_DDR_PSC_64   1 
    89#define CONFIG_SYS_PROMPT       "ARV752DPW => " 
    910 
    10 //#define CONFIG_RMII 
    11 #define CONFIG_RTL8306_SWITCH   1 
     11#define CONFIG_RMII 
     12#define CONFIG_RTL8306G_SWITCH  1 
    1213//#define CONFIG_EBU_GPIO               0x2 
    1314#define CONFIG_SWITCH_PORT1 
  • trunk/package/uboot-lantiq/files/include/configs/arv752DPW22.h

    r25273 r25694  
    66 
    77#define CONFIG_SYS_MAX_RAM      64*1024*1024 
     8#define CONFIG_USE_DDR_PSC_64   1 
    89#define CONFIG_SYS_PROMPT       "ARV752DPW22 => " 
    910 
  • trunk/package/uboot-lantiq/files/include/configs/ifx-common.h

    r25273 r25694  
    3333#define CONFIG_TIMESTAMP                /* Print image info with timestamp */ 
    3434 
    35 #define CONFIG_PREBOOT  "echo;" \ 
    36         "echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;" \ 
    37         "echo" 
     35#undef CONFIG_PREBOOT 
    3836 
    3937#undef  CONFIG_BOOTARGS 
    4038#define CONFIG_EXTRA_ENV_SETTINGS                                       \ 
    4139        "ram_addr=0x80500000\0"                                         \ 
    42         "kernel_addr=0xb0050000\0"                                      \ 
     40        "kernel_addr=0xb0020000\0"                                      \ 
    4341        "mtdparts=mtdparts=ifx-nor:256k(uboot)ro,64k(uboot_env)ro,64k(kernel),-(rootfs)\0" \ 
    4442        "flashargs=setenv bootargs rootfstype=squashfs,jffs2\0"         \ 
     
    8684 * Command line configuration. 
    8785 */ 
    88 #include <config_cmd_default.h> 
    8986 
    90 #undef CONFIG_CMD_CONSOLE 
    91 #undef CONFIG_CMD_FPGA 
    92 #undef CONFIG_CMD_IMLS 
    93 #undef CONFIG_CMD_LOADB 
    94 #undef CONFIG_CMD_LOADS 
    95 #undef CONFIG_CMD_NFS 
    96 #undef CONFIG_CMD_XIMG 
    97  
    98 //#define CONFIG_CMD_ASKENV 
    99 //#define CONFIG_CMD_DHCP 
    100 //#define CONFIG_CMD_ELF 
    101 #define CONFIG_CMD_PING 
    102 //#define CONFIG_CMD_JFFS2 
    103 //#define CONFIG_CMD_SNTP 
    104  
     87#define CONFIG_CMD_FLASH        /* flinfo, erase, protect       */ 
     88#define CONFIG_CMD_MEMORY       /* md mm nm mw cp cmp crc base loop mtest */ 
     89#define CONFIG_CMD_NET          /* bootp, tftpboot, rarpboot    */ 
     90#define CONFIG_CMD_RUN          /* run command in env variable  */ 
     91#define CONFIG_CMD_SAVEENV      /* saveenv                      */ 
     92#define CONFIG_CMD_IMI 
     93#undef CONFIG_CMD_PING 
     94#undef CONFIG_ZLIB 
     95#undef CONFIG_GZIP 
     96#undef CONFIG_SYS_HUSH_PARSER 
    10597 
    10698/* 
     
    110102#define CONFIG_LZMA 
    111103 
    112 #define CONFIG_SYS_LONGHELP                             /* undef to save memory */ 
     104#undef CONFIG_SYS_LONGHELP                              /* undef to save memory */ 
    113105#ifndef CONFIG_SYS_PROMPT 
    114106#define CONFIG_SYS_PROMPT               "=> "           /* Monitor Command Prompt */ 
     
    130122 
    131123#define CONFIG_CMDLINE_EDITING          /* add command line history     */ 
    132 #define CONFIG_AUTO_COMPLETE            /* add autocompletion support   */ 
     124#undef CONFIG_AUTO_COMPLETE             /* add autocompletion support   */ 
    133125 
    134126#define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */ 
     
    167159 
    168160/* Address and size of Primary Environment Sector       */ 
    169 #define CONFIG_ENV_ADDR                 0xB0040000 
     161#define CONFIG_ENV_ADDR                 0xB0010000 
    170162#define CONFIG_ENV_SIZE                 0x10000 
    171163 
  • trunk/package/uboot-lantiq/patches/000-build-infos.patch

    r20756 r25694  
    1111--- a/config.mk 
    1212+++ b/config.mk 
    13 @@ -234,17 +234,42 @@ export    TEXT_BASE PLATFORM_CPPFLAGS PLATF 
     13@@ -234,17 +234,47 @@ export    TEXT_BASE PLATFORM_CPPFLAGS PLATF 
    1414  
    1515 ######################################################################### 
     
    3939 $(obj)%.s:     %.S 
    4040+       $(call MESSAGE, [CPP],$(subst $(SRCTREE)/,,$(CURDIR)),$<) 
     41+       #echo $(CPP) $(AFLAGS) $(AFLAGS_$(@F)) $(AFLAGS_$(BCURDIR)) -o $@ $< 
    4142        $(CPP) $(AFLAGS) $(AFLAGS_$(@F)) $(AFLAGS_$(BCURDIR)) -o $@ $< 
    4243 $(obj)%.o:     %.S 
    4344+       $(call MESSAGE, [AS], $(subst $(SRCTREE)/,,$(CURDIR)),$<) 
     45+       #echo $(CC)  $(AFLAGS) $(AFLAGS_$(@F)) $(AFLAGS_$(BCURDIR)) -o $@ $< -c 
    4446        $(CC)  $(AFLAGS) $(AFLAGS_$(@F)) $(AFLAGS_$(BCURDIR)) -o $@ $< -c 
    4547 $(obj)%.o:     %.c 
    4648+       $(call MESSAGE, [CC], $(subst $(SRCTREE)/,,$(CURDIR)),$<) 
     49+       #echo $(CC)  $(CFLAGS) $(CFLAGS_$(@F)) $(CFLAGS_$(BCURDIR)) -o $@ $< -c 
    4750        $(CC)  $(CFLAGS) $(CFLAGS_$(@F)) $(CFLAGS_$(BCURDIR)) -o $@ $< -c 
    4851 $(obj)%.i:     %.c 
    4952+       $(call MESSAGE, [CPP],$(subst $(SRCTREE)/,,$(CURDIR)),$<) 
     53+       #echo $(CPP) $(CFLAGS) $(CFLAGS_$(@F)) $(CFLAGS_$(BCURDIR)) -o $@ $< -c 
    5054        $(CPP) $(CFLAGS) $(CFLAGS_$(@F)) $(CFLAGS_$(BCURDIR)) -o $@ $< -c 
    5155 $(obj)%.s:     %.c 
    5256+       $(call MESSAGE, [CC], $(subst $(SRCTREE)/,,$(CURDIR)),$<) 
     57+       #echo $(CC)  $(CFLAGS) $(CFLAGS_$(@F)) $(CFLAGS_$(BCURDIR)) -o $@ $< -c -S 
    5358        $(CC)  $(CFLAGS) $(CFLAGS_$(@F)) $(CFLAGS_$(BCURDIR)) -o $@ $< -c -S 
    5459  
  • trunk/package/uboot-lantiq/patches/200-httpd.patch

    r25370 r25694  
    46104610+uip_arp_update(u16_t *ipaddr, struct uip_eth_addr *ethaddr) 
    46114611+{ 
    4612 +  register struct arp_entry *tabptr; 
     4612+  register struct arp_entry *tabptr = 0; 
    46134613+  /* Walk through the ARP mapping table and try to find an entry to 
    46144614+     update. If none is found, the IP -> MAC address mapping is 
     
    48024802+uip_arp_out(void) 
    48034803+{ 
    4804 +  struct arp_entry *tabptr; 
     4804+  struct arp_entry *tabptr = 0; 
    48054805+  /* Find the destination IP address in the ARP table and construct 
    48064806+     the Ethernet header. If the destination IP addres isn't on the 
  • trunk/package/uboot-lantiq/patches/300-arcadyan.patch

    r25370 r25694  
    4040--- a/Makefile 
    4141+++ b/Makefile 
    42 @@ -3414,6 +3414,37 @@ 
     42@@ -3414,6 +3414,40 @@ 
    4343 ## MIPS32 ifxcpe 
    4444 ######################################################################### 
     
    6060+               } 
    6161+       @if [ "$$(findstring flash,$$@)" ] ; then \ 
     62+               echo "#TEXT_BASE = 0xB0050000" >$(obj)board/arcadyan/config.tmp ; \ 
     63+               echo "#define CONFIG_BOOTSTRAP"  >>$(obj)include/config.h ; \ 
    6264+               echo "#define CONFIG_USE_DDR_RAM"  >>$(obj)include/config.h ; \ 
    6365+               echo "#define CONFIG_USE_DDR_RAM_CFG_psc166" >>$(obj)include/config.h ; \ 
     
    6668+endef 
    6769+ 
     70+$(eval $(call arcadyan, arv3527P%config)) 
    6871+$(eval $(call arcadyan, arv4520PW%config)) 
    6972+$(eval $(call arcadyan, arv452CPW%config)) 
Note: See TracChangeset for help on using the changeset viewer.