Changeset 10176


Ignore:
Timestamp:
2008-01-12T13:07:33+01:00 (10 years ago)
Author:
blogic
Message:

revert some breakage

Location:
trunk/target/linux/ifxmips/files
Files:
2 edited

Legend:

Unmodified
Added
Removed
  • trunk/target/linux/ifxmips/files/arch/mips/ifxmips/prom.c

    r9936 r10176  
    3030#include <asm/ifxmips/ifxmips.h> 
    3131 
    32 #ifdef CONFIG_IFXMIPS_USE_CONSOLE0 
    33 #define ASC_OFFSET                                                      0 
    34 #elif CONFIG_IFXMIPS_USE_CONSOLE1 
    35 #define ASC_OFFSET                                                      IFXMIPS_ASC1_BASE_OFFSET 
    36 #else 
    37 #error a tty for the console must be selected 
    38 #endif 
    3932static char buf[1024]; 
    4033 
     
    4740prom_putchar (char c) 
    4841{ 
    49         while ((readl(IFXMIPS_ASC0_FSTAT + ASC_OFFSET) & ASCFSTAT_TXFFLMASK) >> ASCFSTAT_TXFFLOFF); 
     42        while ((readl(IFXMIPS_ASC1_FSTAT) & ASCFSTAT_TXFFLMASK) >> ASCFSTAT_TXFFLOFF); 
    5043 
    5144        if (c == '\n') 
    52                 writel('\r', IFXMIPS_ASC0_TBUF + ASC_OFFSET); 
    53         writel(c, IFXMIPS_ASC0_TBUF + ASC_OFFSET); 
     45                writel('\r', IFXMIPS_ASC1_TBUF); 
     46        writel(c, IFXMIPS_ASC1_TBUF); 
    5447} 
    5548 
  • trunk/target/linux/ifxmips/files/include/asm-mips/ifxmips/ifxmips.h

    r9936 r10176  
    3535 
    3636 
    37 /*------------ ASC0 */ 
    38  
    39 #define IFXMIPS_ASC0_BASE_ADDR          (KSEG1 + 0x1E400C00) 
    40 #define IFXMIPS_ASC1_BASE_OFFSET        ((0x1E100C00 - 0x1E400C00) / sizeof(u32)) 
     37/*------------ ASC1 */ 
     38 
     39#define IFXMIPS_ASC1_BASE_ADDR  (KSEG1 + 0x1E100C00) 
    4140 
    4241/* FIFO status register */ 
    43 #define IFXMIPS_ASC0_FSTAT              ((u32*)(IFXMIPS_ASC0_BASE_ADDR + 0x0048)) 
     42#define IFXMIPS_ASC1_FSTAT              ((u32*)(IFXMIPS_ASC1_BASE_ADDR + 0x0048)) 
    4443#define ASCFSTAT_TXFFLMASK              0x3F00 
    4544#define ASCFSTAT_TXFFLOFF               8 
    4645 
    4746/* ASC1 transmit buffer */ 
    48 #define IFXMIPS_ASC0_TBUF               ((u32*)(IFXMIPS_ASC0_BASE_ADDR + 0x0020)) 
     47#define IFXMIPS_ASC1_TBUF               ((u32*)(IFXMIPS_ASC1_BASE_ADDR + 0x0020)) 
    4948 
    5049/* channel operating modes */ 
     
    5857 
    5958/* hardware modified control register */ 
    60 #define IFXMIPS_ASC0_WHBSTATE   ((u32*)(IFXMIPS_ASC0_BASE_ADDR + 0x0018)) 
     59#define IFXMIPS_ASC1_WHBSTATE   ((u32*)(IFXMIPS_ASC1_BASE_ADDR + 0x0018)) 
    6160 
    6261/* receive buffer register */ 
    63 #define IFXMIPS_ASC0_RBUF               ((u32*)(IFXMIPS_ASC0_BASE_ADDR + 0x0024)) 
     62#define IFXMIPS_ASC1_RBUF               ((u32*)(IFXMIPS_ASC1_BASE_ADDR + 0x0024)) 
    6463 
    6564/* status register */ 
    66 #define IFXMIPS_ASC0_STATE              ((u32*)(IFXMIPS_ASC0_BASE_ADDR + 0x0014)) 
     65#define IFXMIPS_ASC1_STATE              ((u32*)(IFXMIPS_ASC1_BASE_ADDR + 0x0014)) 
    6766 
    6867/* interrupt control */ 
    69 #define IFXMIPS_ASC0_IRNCR              ((u32*)(IFXMIPS_ASC0_BASE_ADDR + 0x00F8)) 
     68#define IFXMIPS_ASC1_IRNCR              ((u32*)(IFXMIPS_ASC1_BASE_ADDR + 0x00F8)) 
    7069 
    7170#define ASC_IRNCR_TIR                   0x4 
     
    7473 
    7574/* clock control */ 
    76 #define IFXMIPS_ASC0_CLC                        ((u32*)(IFXMIPS_ASC0_BASE_ADDR + 0x0000)) 
    77  
    78 #define IFXMIPS_ASC0_CLC_DISS   0x2 
     75#define IFXMIPS_ASC1_CLC                        ((u32*)(IFXMIPS_ASC1_BASE_ADDR + 0x0000)) 
     76 
     77#define IFXMIPS_ASC1_CLC_DISS   0x2 
    7978 
    8079/* port input select register */ 
    81 #define IFXMIPS_ASC0_PISEL              ((u32*)(IFXMIPS_ASC0_BASE_ADDR + 0x0004)) 
     80#define IFXMIPS_ASC1_PISEL              ((u32*)(IFXMIPS_ASC1_BASE_ADDR + 0x0004)) 
    8281 
    8382/* tx fifo */ 
    84 #define IFXMIPS_ASC0_TXFCON             ((u32*)(IFXMIPS_ASC0_BASE_ADDR + 0x0044)) 
     83#define IFXMIPS_ASC1_TXFCON             ((u32*)(IFXMIPS_ASC1_BASE_ADDR + 0x0044)) 
    8584 
    8685/* rx fifo */ 
    87 #define IFXMIPS_ASC0_RXFCON             ((u32*)(IFXMIPS_ASC0_BASE_ADDR + 0x0040)) 
     86#define IFXMIPS_ASC1_RXFCON             ((u32*)(IFXMIPS_ASC1_BASE_ADDR + 0x0040)) 
    8887 
    8988/* control */ 
    90 #define IFXMIPS_ASC0_CON                        ((u32*)(IFXMIPS_ASC0_BASE_ADDR + 0x0010)) 
     89#define IFXMIPS_ASC1_CON                        ((u32*)(IFXMIPS_ASC1_BASE_ADDR + 0x0010)) 
    9190 
    9291/* timer reload */ 
    93 #define IFXMIPS_ASC0_BG                 ((u32*)(IFXMIPS_ASC0_BASE_ADDR + 0x0050)) 
     92#define IFXMIPS_ASC1_BG                 ((u32*)(IFXMIPS_ASC1_BASE_ADDR + 0x0050)) 
    9493 
    9594/* int enable */ 
    96 #define IFXMIPS_ASC0_IRNREN             ((u32*)(IFXMIPS_ASC0_BASE_ADDR + 0x00F4)) 
     95#define IFXMIPS_ASC1_IRNREN             ((u32*)(IFXMIPS_ASC1_BASE_ADDR + 0x00F4)) 
    9796 
    9897#define ASC_IRNREN_RX_BUF               0x8 
Note: See TracChangeset for help on using the changeset viewer.